P-Pinning Ion Implantation - 40nm 工艺步骤

在注入过程中会采取严格的污染控制措施，例如使用RF等离子体喷淋和静电能量过滤器，以防止重金属杂质进入硅片并产生深能级陷阱态。

P-pinning离子注入（IIP）步骤对于在CMOS图像传感器中形成钉扎光电二极管（PPD）的表面P+层至关重要。在N型光电二极管（PD）和浮置扩散区（FD）注入之后，该步骤直接在硅表面引入一层浅层的、高掺杂的p型层。该层的主要功能是在物理上将n型电荷存储区与Si-SiO2界面隔离开。通过维持较高的表面空穴浓度，该结构确保了界面态中没有电子，从而从根本上抑制了暗电流和白点缺陷。此外，该步骤建立了必要的电位分布，以实现电荷

从光电二极管到浮置扩散区的完全转移，从而避免图像滞后。

其运行机制依赖于费米能级钉扎（Fermi level pinning）和半导体耗尽物理。通过在n型光电二极管区域的表面引入高掺杂的P+层，Si-SiO2界面处的费米能级被固定在靠近价带的位置。当PPD在工作期间完全耗尽时，来自垂直P+/N/P-掺杂分布的内建电势会在硅体内部产生一个局域电势极小值（势阱），该势阱与表面完全隔离。这种电势工程确保了光生电子被收集在埋入式n区中，而表面则保持被空穴充满，从而中和了产生-复合中心。根据载流子产生-收集理论，这个反偏pn结充当电容积分节点，将入射光子转换为存储电荷，且热噪声贡献最小。

离子注入是首选的方法，因为它能精确控制掺杂分布的剂量和深度，其分布遵循高斯分布。为了形成现代像素所需的极浅钉扎层，通常使用低能量硼（B+）或分子离子BF2+注入。低能量B+注入通常更受青睐，因为与BF2+相比，它引入的晶格损伤更小，且能最大限度地减少金属污染。注入能量决定了离子的投影射程，从而决定了钉扎层的深度；而剂量则控制了有效表面钉扎所需的空穴浓度。在此步骤中，精确优化倾角和旋转角对于减少离子沟道效应至关重要，否则沟道效应可能会加宽掺杂分布并损害下方n区的满阱容量。此外，在注入过程中会采取严格的污染控制措施，例如使用RF等离子体喷淋和静电能量过滤器，以防止重金属杂质进入硅片并产生深能级陷阱态。

在纳米尺度背照式（BSI）架构中，像素的尺寸限制要求对P-pinning注入分布进行极严格的控制。由于有源硅层很薄且像素间距显著缩小，该步骤之后的热预算必须严格限制，以防止硼过度扩散。后续可能会采用先进的低热预算技术（如微波退火，MWA）来修复注入引起的晶体缺陷，而不致使浅P+分布无意中扩散到N型存储阱中。如果钉扎层扩散过深，会减小n型阱的有效体积，导致传感器的饱和容量和动态范围过早降低。

[高] 表面钉扎不完全（高暗电流）：如果注入剂量过低或掺杂剂激活不足，表面空穴浓度将不足以使 Si-SiO₂ 界面保持热平衡。这会导致界面态充当产生中心，从而在所得图像中产生高暗电流和“白点”缺陷。
[高] 过度注入损伤：高剂量注入通过置换硅原子在硅晶格中产生严重的晶体缺陷。如果这些缺陷在随后的低热预算退火过程中未能完全恢复，它们将充当耗尽区内的深能级复合-产生中心，从而显著恶化暗特性。
[中] 通道效应与深分布拖尾：如果对相对于晶体取向的注入倾角和旋转角控制不当，会导致硼离子通过硅晶格产生通道效应，使 P+ 拖尾延伸至更深的 n 型光电二极管区域。这会减小电荷存储阱的有效体积，导致满阱容量降低并使动态范围恶化 （工程实践）。
[中] 金属污染：图像传感器对离子注入过程中引入的金属杂质极其敏感，这些杂质会形成高活性的深能级陷阱。如果质量分析磁铁或静电过滤器未能从束线中有效去除高能金属离子，将导致局部陷阱态并产生严重的白点缺陷。

在注入过程中会采取严格的污染控制措施，例如使用RF等离子体喷淋和静电能量过滤器，以防止重金属杂质进入硅片并产生深能级陷阱态。

从光电二极管到浮置扩散区的完全转移，从而避免图像滞后。

[高] 表面钉扎不完全（高暗电流）：如果注入剂量过低或掺杂剂激活不足，表面空穴浓度将不足以使 Si-SiO₂ 界面保持热平衡。这会导致界面态充当产生中心，从而在所得图像中产生高暗电流和“白点”缺陷。
[高] 过度注入损伤：高剂量注入通过置换硅原子在硅晶格中产生严重的晶体缺陷。如果这些缺陷在随后的低热预算退火过程中未能完全恢复，它们将充当耗尽区内的深能级复合-产生中心，从而显著恶化暗特性。
[中] 通道效应与深分布拖尾：如果对相对于晶体取向的注入倾角和旋转角控制不当，会导致硼离子通过硅晶格产生通道效应，使 P+ 拖尾延伸至更深的 n 型光电二极管区域。这会减小电荷存储阱的有效体积，导致满阱容量降低并使动态范围恶化 （工程实践）。
[中] 金属污染：图像传感器对离子注入过程中引入的金属杂质极其敏感，这些杂质会形成高活性的深能级陷阱。如果质量分析磁铁或静电过滤器未能从束线中有效去除高能金属离子，将导致局部陷阱态并产生严重的白点缺陷。

40nm BSI CMOS Image Sensor预览

工艺截面图

本步要点

原理展开

风险与挑战

40nm BSI CMOS Image Sensor预览

工艺截面图

本步要点

原理展开

风险与挑战