40nm BSI CMOS Image Sensor预览

VIA 5 - Photo

229/ 417

ILD 5-2 Oxide Etch

ILD 5-1 SiCN Etch
216METAL 5 TRENCH - Photo217ILD 4-2 Oxide Etch218Ashing & Strip/Clean219Ta-based liner deposition220Cu Seed deposition221Metal 4 Cu deposition222Cu CMP223Ta-based liner CMP224Post CMP Cleaning225ILD 5-1 Deposition226ILD 5-2 Deposition227Pre Litho Cleaning228VIA 5 - Photo229ILD 5-2 Oxide Etch230ILD 5-1 SiCN Etch231Ashing & Strip/Clean

工艺截面图

V5 · Via Etch through ILD 5-2 Oxide (MET5↔MET6)gate ox (SiO2, thermal)IO/HV gate ox (SiO2; relative thickness shown schematically; IO device not shown in this cross-section)TiSi (low-temp anneal)n- LDD (31P+, self-aligned)P-pinning (11B+)P+ VSS contact (11B+)FD node (31P+)VT adjust (11B+, periphery channel)SiO2 liner (SACVD)SiO2 (SACVD bulk fill)n+ S/D (31P+)n+ N-well contact (31P+)p+ surface passivation (10B+)Liner SiO2 (RTP thermal)P-well (pixel array, 11B+)P-well (periphery, 11B+)PD N-well (31P+)N-well (periphery, 31P+)SiP-well (implanted region)PRSiO2CESLCuTaPMD 5 (SiO2)PMD 4 (SiO2)MET0 (W)PMD 3 (SiO2 · CMP overburden)W (contact fill)PMD 2 (SiO2 · body segment)TiN (barrier)Ti (adhesion)Ti/TiN linerPMD 1 (SiO2 · bottom segment)CESL 2 (SiNO)SiNCESL 1 (SiN)PolySWS pad ox (SiO2, PECVD)

本步要点

在等离子体放电过程中,中性自由基主导化学反应,而带电离子在电场作用下定向加速,以增强表面反应并抑制横向刻蚀 。

原理展开

ILD 5-2 氧化物刻蚀步骤是一项关键的后段工艺(BEOL),旨在将 Via 5 (V5) 图案从光刻胶转移到大块层间介质层中 。与前段工艺(FEOL)隔离中使用的浅层“衬垫氧化物刻蚀”或薄的“氧化物硬掩模刻蚀”步骤不同,该工艺需要通过厚介质层进行深槽、高深宽比刻蚀,以连接相邻的金属互连线 。刻蚀必须高选择性地去除大块 SiO₂ 或低 k 介质,并精确地停留在下方的 ILD 5-1 SiCN 刻蚀停止层上 。这种选择性终止为后续的 SiCN 开口步骤以

及通孔优先(via-first)或双大马士革(dual-damascene)工艺序列中的 Metal 6 沟槽光刻做好了准备 。

其基本机制依赖于利用氟碳基高密度等离子体的反应离子刻蚀(RIE)。在等离子体放电过程中,中性自由基主导化学反应,而带电离子在电场作用下定向加速,以增强表面反应并抑制横向刻蚀 。氟原子与介质中的 Si–O 键反应,生成挥发性副产物(如 SiFx 和 COx),随后被抽离反应腔室 。同时,氟碳自由基(例如 CFx)在通孔侧壁上沉积一层富含碳的聚合物薄膜,显著降低了氟原子进行横向化学侵蚀的概率 。对气体成分的仔细选择,例如将 CF4 或 C4F8 与 CH4 等聚合剂混合,旨在严格调节等离子体中的碳氟比(C/F ratio) 。提高聚合物薄膜的形成速率可增强侧壁钝化效果,这对于在不牺牲整体氧化物刻蚀速率的前提下保持垂直通孔轮廓至关重要 。此外,控制活性物种的停留时间可以调节自由基解离与聚合物沉积之间的竞争,这是平衡刻蚀速率与对下层掩模及停止层选择性的核心因素 。

在 40nm 节点,积极的缩放带来的物理限制使得精确控制通孔关键尺寸(CD)变得至关重要 。随着通孔直径缩小,深宽比相关刻蚀(ARDE)或 RIE 滞后效应(RIE lag)成为严峻挑战,此时中性刻蚀剂向狭窄特征内部的传输受到严格限制 。先进的过程控制系统和定制的 RF 偏置功率常被用于缓解这些传输限制和离子散射效应,以确保不同局部图案密度下的通孔深度均匀性,并防止严重的界面退化 。(工程实践)

风险与挑战

  • [高] RIE滞后与通孔未完全开启:深宽比相关刻蚀(ARDE)限制了反应自由基向深且窄的通孔内部传输,导致较小尺寸特征的刻蚀速率显著慢于较大尺寸特征,并可能导致电路电气开路 。
  • [中] 侧壁弯曲与各向异性丧失:氟碳等离子体中 C/F 比不足会导致通孔侧壁上的聚合物钝化层不够充分,从而使氟自由基产生横向刻蚀,造成掩模底切或侧壁弯曲轮廓 。
  • [中] 刻蚀停止层穿透:过高的离子动能或过长的过刻蚀时间可能会物理溅射并穿透下方的 SiCN 刻蚀停止层,从而将动能损伤传递至晶格,并可能暴露下方的金属层 。
  • [低] 通孔底部轮廓不对称:局部电场畸变或偏角离子轰击可能导致通孔底部产生方向相关的几何不对称,从而导致接触电阻增加或与下层互连对准偏移 。

登录后继续阅读全部 417 步

邮箱注册已有账号登录

相关步骤

  • VIA 5 - Photo
  • ILD 5-1 SiCN Etch
  • Ashing & Strip/Clean
  • Strip & Cleaning