40nm BSI CMOS Image Sensor预览

216METAL 5 TRENCH - Photo 217ILD 4-2 Oxide Etch 218Ashing & Strip/Clean 219Ta-based liner deposition 220Cu Seed deposition 221Metal 4 Cu deposition 222Cu CMP 223Ta-based liner CMP 224Post CMP Cleaning 225ILD 5-1 Deposition 226ILD 5-2 Deposition 227Pre Litho Cleaning 228VIA 5 - Photo 229ILD 5-2 Oxide Etch 230ILD 5-1 SiCN Etch 231Ashing & Strip/Clean

工艺截面图

本步要点

由于用于减小 RC 延迟的低 k 介质机械强度较差，光刻胶必须表现出优异的附着力和结构完整性，以防止图案坍塌。

原理展开

VIA 5 - 光刻定义了双大马士革后段工艺（BEOL）堆栈中连接 Metal 5 和 Metal 6 的垂直互连。紧随 ILD 5-1 和 ILD 5-2 沉积及光刻前清洗之后，此步骤在图形转移至下层介质层之前，在空间上定义了接触孔开口。这些通孔的精确位置对于在图像传感器架构内建立信号和电源路由的低电阻电气连接至关重要 （工程实践）。后续的干法刻蚀步骤完全依赖于此处生成的聚合物光刻胶掩模，以选择性地去除 ILD 5-2 氧化层和 ILD 5-1 Si

CN 层。光刻工艺利用光学衍射原理和光化学反应将掩模版图案转移至晶圆上。通常会将包含有机平坦化层（OPL）、抗反射涂层（ARC）和光刻胶的三层堆栈旋涂在已平坦化的 ILD 表面上。紫外光曝光会触发光刻胶内的局部化学反应。在化学放大正胶中，光致产酸剂释放的酸会在曝光后烘烤期间催化聚合物基质的脱保护反应，使曝光区域溶于显影液中。该图案转移的分辨率极限遵循瑞利判据，该判据基于曝光波长和透镜系统的数值孔径来决定最小可分辨特征尺寸。光刻堆栈的材料选择由控制反射率和保持机械稳定性的需求决定。ARC 层对于抑制由光刻胶-介质界面处薄膜干涉引起的驻波至关重要，否则这些驻波会恶化通孔侧壁轮廓。此外，由于用于减小 RC 延迟的低 k 介质机械强度较差，光刻胶必须表现出优异的附着力和结构完整性，以防止图案坍塌。曝光剂量和焦深等工艺参数之间存在强烈的相互作用；这些参数的偏差会导致关键尺寸（CD）的变化或光刻胶清洗不完全，直接影响后续刻蚀模块在不产生系统性缺陷的情况下形成通孔的能力。在 40nm 节点，相邻通孔与金属线之间的物理间距显著缩小，加剧了由高电场驱动的时变介电击穿（TDDB）风险。因此，光刻套刻对准偏差成为影响良率的主要因素，因为边缘放置误差的标准差直接减小了通孔与相邻金属线之间的物理介质间距。为缓解这一问题，通孔光刻工艺必须严格遵守有关通孔密度和对准公差的设计规则。此外，对准偏差可能导致通孔刻蚀进入非预期的底部介质，或留下平坦化材料残留物，从而在脆弱的覆盖层/低 k 界面形成潜在的漏电路径。

风险与挑战

[高] 光刻套准对准偏差 (边缘放置误差)：光刻过程中的对准偏差会导致通孔图案相对于底层金属层发生偏移。这减小了通孔与相邻金属线之间的介质间距，显著降低了击穿电压，并导致过早的与时间相关的介电击穿 (TDDB) 。如果对准偏差严重，通孔可能会刻蚀到底部介质中，使覆盖层/low-k 界面暴露于潮气和铜扩散中。
[高] 光刻胶图案倒塌或图案缺失：在显影步骤的干燥阶段，光刻胶中高深宽比的通孔图案容易受到毛细管力的影响。较差的表面平坦度或底层形貌填充不足会加剧光刻胶厚度的不均匀性，导致光刻胶机械失稳并发生倒塌。这种缺陷会传播至刻蚀步骤，导致通孔缺失和电气开路。
[中] 驻波效应和不良侧壁轮廓：高反射率的底层金属和介质层会导致入射紫外光与反射光发生干涉，从而在光刻胶层内产生驻波。若没有经过适当优化的抗反射涂层 (ARC)，这种周期性的曝光变化会产生扇贝状或高度倾斜的光刻胶侧壁。这种退化的轮廓在刻蚀过程中会被转移到介质中，导致通孔倒角并增加寄生电容。
[低] 光刻胶显影不完全 (残胶)：曝光剂量不足或后烘焙温度不理想，可能导致通孔图案底部的聚合物脱保护反应不完全。未反应的光刻胶残留物会阻碍显影液完全清理通孔 (工程实践)。这会阻挡随后的等离子体刻蚀化学反应，导致介质刻蚀不完全并引起电气开路。

登录后继续阅读全部 417 步

邮箱注册已有账号登录