40nm BSI CMOS Image Sensor预览

Cu CMP

223/ 417

Ta-based liner CMP

Post CMP Cleaning
216METAL 5 TRENCH - Photo217ILD 4-2 Oxide Etch218Ashing & Strip/Clean219Ta-based liner deposition220Cu Seed deposition221Metal 4 Cu deposition222Cu CMP223Ta-based liner CMP224Post CMP Cleaning225ILD 5-1 Deposition226ILD 5-2 Deposition227Pre Litho Cleaning228VIA 5 - Photo229ILD 5-2 Oxide Etch230ILD 5-1 SiCN Etch231Ashing & Strip/Clean

工艺截面图

MET5 · Ta Liner CMP (stop on dielectric)IO/HV gate ox (SiO2; relative thickness shown schematically; IO device not shown in this cross-section)TiSi (low-temp anneal)n- LDD (31P+, self-aligned)P-pinning (11B+)P+ VSS contact (11B+)FD node (31P+)VT adjust (11B+, periphery channel)SiO2 liner (SACVD)SiO2 (SACVD bulk fill)n+ S/D (31P+)n+ N-well contact (31P+)p+ surface passivation (10B+)Liner SiO2 (RTP thermal)P-well (pixel array, 11B+)P-well (periphery, 11B+)PD N-well (31P+)N-well (periphery, 31P+)SiP-well (implanted region)CuTaSiO2CESLPMD 5 (SiO2)PMD 4 (SiO2)MET0 (W)PMD 3 (SiO2 · CMP overburden)W (contact fill)PMD 2 (SiO2 · body segment)TiN (barrier)Ti (adhesion)Ti/TiN linerPMD 1 (SiO2 · bottom segment)CESL 2 (SiNO)SiNCESL 1 (SiN)PolySWS pad ox (SiO2, PECVD)gate ox (SiO2, thermal)

本步要点

Ta 基阻挡层 CMP 去除层间介电层 (ILD) 场区中暴露的 Ta/TaN 阻挡膜,实现 MET5 层中相邻 Cu 互连线之间的电气隔离 。

原理展开

此步骤紧随主要的 Cu CMP 步骤之后,旨在去除大部分 Cu 覆盖层,并选择性地在 Ta 基阻挡层上停止 。Ta 基阻挡层 CMP 的目的是完全去除层间介电层 (ILD) 场区中暴露的 Ta/TaN 阻挡膜,从而在 MET5 层中实现相邻 Cu 互连线之间的电气隔离 。由于 Cu 容易扩散到周围的介电材料中并导致器件失效,因此 Ta 基阻挡层必须在沟槽和通孔内保持完整,作为必要的扩散阻挡层 。完成此平坦化步骤是后续 C

MP 后清洗以及 ILD 5-1 和 5-2 层沉积的前提条件,确保了无缺陷且平坦的表面,以实现可靠的多层互连堆叠 。

阻挡层 CMP 遵循协同的“化学钝化-机械去除”机制 。与主要依赖铜快速化学氧化的本体 Cu CMP 不同,Ta 基阻挡层在化学性质上呈惰性,其去除需要机械磨损与表面改性之间的特定平衡 。在抛光过程中,研磨液的化学成分会诱发表面电化学反应,在阻挡层表面形成纳米级的金属氧化物钝化层 。该钝化层的形成速率由氧化动力学和研磨液化学性质决定,而其去除则受磨料浓度及抛光垫施加的机械应力控制 。由于 Ta 具有很强的抗化学溶解性,与 Cu CMP 相比,其去除通常更依赖于机械作用,因此需要优化抛光垫压力和磨料相互作用,以剪切掉钝化层 。

Ta 阻挡层 CMP 步骤的研磨液选择必须优先考虑 Ta 阻挡层、暴露的 Cu 互连线以及底层介电层之间的高选择性 。如果 Cu 的化学去除速率显著超过 Ta 阻挡层,则可能导致 Cu 互连线出现严重的碟形坑 (dishing) 以及介电层侵蚀 (erosion),从而降低互连平坦度 。为了缓解这一问题,阻挡层 CMP 研磨液通常会加入特定的抑制剂,使其选择性地吸附在暴露的 Cu 表面上,在机械清除 Ta 阻挡层的同时抑制铜的活性溶解 。此外,抛光垫设计(例如采用受控的区段结构或多孔材料)有助于均匀分布下压力,并抑制横向变形的传播 。这种机械优化减少了局部压力集中,从而最大限度地减少了过抛光缺陷,并确保了晶圆表面的均匀平坦化 。

在 纳米尺度 技术节点,互连尺寸的微缩从根本上改变了 CMP 过程中的局部接触力学和研磨液传输动力学 。在未图案化的空白晶圆上测得的去除速率和选择性不能直接外推至这些高密度图案化结构 。随着线宽和间距的缩小,该工艺对图案密度的敏感度日益增加,需要严格控制研磨液的化学配方和抛光垫的机械性能,以防止集成失效 。尽管先进的 纳米尺度 以下节点可能会探索诸如超薄 Co 等替代阻挡层以完全取代 Ta,但由于 Ta/TaN 在热稳定性和阻挡 Cu 迁移方面的卓越效能已得到验证,它仍然是 纳米尺度 后段工艺 (BEOL) 集成的稳健标准 。

风险与挑战

  • [高] Cu 碟形化(Dishing)与介质侵蚀(Erosion):过度抛光或抛光液选择比不足会导致较软的 Cu 和介质材料比硬度较高的 Ta 衬层去除得更快 。这会导致表面不平整,从而增加后续 ILD 沉积的复杂性,并增大薄层电阻的变化 (Engineering Practice)。

  • [高] 衬层残留(Stringers):机械磨损不足或氧化动力学不充分,会导致密集图形区域或拓扑凹陷区域中的 Ta 基衬层无法被完全清除 。残留的导电 Ta 物质可能会在相邻的 MET5 金属线之间造成电气短路 (Engineering Practice)。

  • [中] Cu/Ta 界面处的电偶腐蚀:在 CMP 工艺过程中,由于电解性抛光液的存在,异种金属(Cu 和 Ta)之间的电化学电位差可能导致局部腐蚀 。这会导致接触孔凹陷或界面空洞,从而降低电迁移(Electromigration)可靠性并增加通孔电阻 。

  • [低] 抛光垫变形引起的非均匀性:在施加下压力的情况下,抛光垫过度的横向变形会导致晶圆表面压力分布不均 。这种长程变形会传播压力梯度,进而加剧局部的过抛光或欠抛光缺陷 。

登录后继续阅读全部 417 步

邮箱注册已有账号登录

相关步骤

  • METAL 5 TRENCH - Photo
  • ILD 4-2 Oxide Etch
  • Ashing & Strip/Clean
  • Ta-based liner deposition
  • Cu Seed deposition
  • Metal 4 Cu deposition