40nm BSI CMOS Image Sensor预览

METAL 5 TRENCH - Photo

217/ 417

ILD 4-2 Oxide Etch

Ashing & Strip/Clean
216METAL 5 TRENCH - Photo217ILD 4-2 Oxide Etch218Ashing & Strip/Clean219Ta-based liner deposition220Cu Seed deposition221Metal 4 Cu deposition222Cu CMP223Ta-based liner CMP224Post CMP Cleaning225ILD 5-1 Deposition226ILD 5-2 Deposition227Pre Litho Cleaning228VIA 5 - Photo229ILD 5-2 Oxide Etch230ILD 5-1 SiCN Etch231Ashing & Strip/Clean

工艺截面图

MET5 · Trench Etch (via-first)gate ox (SiO2, thermal)IO/HV gate ox (SiO2; relative thickness shown schematically; IO device not shown in this cross-section)TiSi (low-temp anneal)n- LDD (31P+, self-aligned)P-pinning (11B+)P+ VSS contact (11B+)FD node (31P+)VT adjust (11B+, periphery channel)SiO2 liner (SACVD)SiO2 (SACVD bulk fill)n+ S/D (31P+)n+ N-well contact (31P+)p+ surface passivation (10B+)Liner SiO2 (RTP thermal)P-well (pixel array, 11B+)P-well (periphery, 11B+)PD N-well (31P+)N-well (periphery, 31P+)SiP-well (implanted region)PRSiO2CESLCuTaPMD 5 (SiO2)PMD 4 (SiO2)MET0 (W)PMD 3 (SiO2 · CMP overburden)W (contact fill)PMD 2 (SiO2 · body segment)TiN (barrier)Ti (adhesion)Ti/TiN linerPMD 1 (SiO2 · bottom segment)CESL 2 (SiNO)SiNCESL 1 (SiN)PolySWS pad ox (SiO2, PECVD)

本步要点

它必须选择性地停止在底层刻蚀停止层(如 SiCN)上,以与底层通孔建立适当的自对准界面 。

原理展开

此步骤在层间介电层(ILD)中形成 Metal 5 沟槽,作为铜双大马士革集成方案的一部分 。在完成 Metal 5 光刻后,该基于氟碳化合物的等离子体刻蚀工艺将沟槽图案转移到氧化物或低 k 介电层中 。与主要用于清除硅上方薄保形层的 FEOL 衬垫氧化物刻蚀不同,此 BEOL 步骤必须精确定义高深宽比的互连沟槽,以确保后续基于 Ta 的衬层和 Cu 种子层沉积的可靠性 。此外,它必须选择性地停止在底层刻蚀停止层(如 SiCN)上,以与底层通孔建立适当的自对准界面

。

该工艺依赖于利用氟碳化合物等离子体的反应离子刻蚀(RIE)。其基本机制结合了物理离子轰击与化学反应性 。在等离子体鞘层中加速的高能离子会破坏介电层中的结构键,而中性氟和 CFx 自由基则与表面发生反应,生成 SiF4 和 COx 等挥发性副产物 。此过程遵循 Langmuir–Hinshelwood 表面动力学,其中刻蚀速率在很大程度上取决于自由基的吸附覆盖率和离子辅助的产物解吸 。同时,富碳自由基在沟槽侧壁上形成一层氟碳聚合物层,防止横向化学侵蚀,从而实现高密度 BEOL 互连所需的各向异性轮廓 。

氟碳化学的选择取决于在硅-氧-碳基 ILD 和硅-碳-氮(SiCN)刻蚀停止层之间实现高刻蚀选择比的需求 。通过调节等离子体中的氟碳比(F:C ratio),工程师可以精确调节保护性聚合物沉积与主动化学刻蚀之间的平衡 。较低的 F:C 比可增强所有表面上的聚合物形成,从而提高对底层 SiCN 层的选择比,但这需要更高的离子能量来物理击穿沟槽底部的聚合物,以维持向下刻蚀 。在优化的衬底温度下运行可进一步调节反应副产物的挥发性,防止可能导致严重轮廓畸变的过度侧壁沉积 。

在 纳米尺度 技术节点,对互连 RC 延迟的严格限制要求使用低 k 或多孔 SiOCH 介电材料 。与标准的 SiO2 相比,这些低 k 材料的机械强度明显较弱,且更容易受到等离子体损伤 。将器件尺寸缩减至该量级,加剧了开关速度与寄生电容之间根本性的物理权衡 。因此,ILD 4-2 刻蚀必须最大限度地减少等离子体诱导的损伤,即剥离低 k 薄膜中的碳,因为这会局部增加介电常数 。纳米尺度 多层互连可靠性所要求的严格关键尺寸(CD)控制,使得管理局部刻蚀负载效应对于防止系统性图案坍塌至关重要 。

风险与挑战

  • [高] 沟槽轮廓畸变与扭曲 (Wiggling):在窄沟槽中,过度的侧向刻蚀或不平衡的钝化作用会导致弧形畸变 (bowing),而来自掩膜层的压缩残余应力则会在力学性能较弱的多孔电介质中诱发结构扭曲 。
  • [高] 刻蚀停止层 (ESL) 击穿:如果等离子体中的 F:C 比过高,工艺过程将丧失化学选择性,并迅速消耗底层的 SiCN 刻蚀停止层 。这可能导致底层金属暴露于等离子体中,引起导电材料溅射到电介质侧壁上,从而导致严重的电气短路 。
  • [中] 沟槽刻蚀不完全(刻蚀停止):高深宽比的双大马士革结构限制了自由基和离子向沟槽底部的传输 。如果氟碳聚合物的沉积速率超过了离子辅助溅射速率,刻蚀过程会提前停止,留下残留的电介质,导致开路故障 。
  • [中] 等离子体诱导损伤 (PID) 对 Low-k 材料的影响:多孔 SiOCH 电介质暴露于高能等离子体会剥离基体中的甲基 。这会在化学上将侧壁转变为亲水性的、高 k 值的类似 SiO₂ 的状态,从而加剧寄生电容,并从根本上降低器件的开关速度极限 。

登录后继续阅读全部 417 步

邮箱注册已有账号登录

相关步骤

  • METAL 5 TRENCH - Photo
  • Ashing & Strip/Clean
  • Ta-based liner deposition
  • Cu Seed deposition
  • Metal 4 Cu deposition
  • Cu CMP