40nm BSI CMOS Image Sensor预览

Lower OCL Coating Etch

389/ 417

Lower OCL Etch

Optical Pad 2 Etch
382Bond Pad Opening 1 - Photo383Upper OCL Coating Etch384Ashing & Strip/Clean385Bond Pad Opening 2 - Photo386Upper Grid Seal Layer Etch387Optical Pad 3 Etch388Lower OCL Coating Etch389Lower OCL Etch390Optical Pad 2 Etch391Optical Pad 1 Etch392Oxide Grid Seal Layer Etch393BPMD Etch394HKD/AR2 Etch395HKD/AR1 Etch396RIE etch, Si Back etch397Ashing & Strip/Clean398Bond Pad Opening 3 - Photo399Si Etch400Pad Oxide Etch401CESL 1 Etch402CESL 2 Etch403PMD 1 Etch404PMD 2 Etch405PMD 3 Etch406PMD 4 Etch407PMD 5 Etch408RIE etch ILD 1-1 Etch409RIE etch ILD 1-2 Etch410RIE etch ILD 2-1 Etch411RIE etch ILD 2-2 Etch412RIE etch ILD 3-1 Etch413RIE etch ILD 3-2 Etch414Bond Pad Metal 7 Barrier Etch415Ashing & Strip/Clean

工艺截面图

ISP WaferCIS Wafer · BacksideBONDPAD · B26 · Lower OCL EtchGrid SealWTiNBPMDTaOAlOP+ implanted regionSiCESLSiO2CuTaAlLensProtective OxideOrgGBRCyUpper SealOptical Pad 3Lower OCLSiNSiONOptical Pad 1

本步要点

在键合焊盘外围对主要光学透镜材料进行各向异性刻蚀,去除上方层以实现电气封装 。

原理展开

在纳米尺度背照式(BSI)CMOS图像传感器的制造过程中,必须清除器件外围键合焊盘(bondpad)上方的所有光学层和介电层,以实现最终的电气封装 。下层OCL(片上透镜)刻蚀是BONDPAD模块中的一个关键清除步骤,旨在选择性地去除键合焊盘区域内的内部微透镜材料(通常为高折射率的Si₃N₄或有机-无机杂化层) 。该步骤紧随下层OCL涂层刻蚀之后进行,后者用于去除底层的平坦化层或抗反射涂层,并为后续最终露出金属键合焊盘的光学焊盘刻蚀做好结构准备 。与工艺流程早期用于定义有源像素阵列透镜

曲率的全局回刻“牺牲性下层OCL刻蚀”,以及针对有机子层的“下层OCL涂层刻蚀”不同,该特定步骤严格专注于在外围区域各向异性地穿透主光学透镜材料,同时不损伤相邻的像素结构 。

该刻蚀的物理和化学机制依赖于高密度等离子体反应离子刻蚀(RIE),其利用了化学反应性与物理离子轰击的协同效应 。对于基于Si₃N₄的透镜材料,通常采用氟碳等离子体(如CF₄或CHF₃)产生氟自由基,与Si–N键反应形成挥发性副产物 。为了防止过度的横向刻蚀并在深键合焊盘开口中保持垂直侧壁,可以采用协作式沉积-刻蚀机制 。在此机制下,高碳氟比(C/F)的气体会在侧壁上形成富碳聚合物薄膜,有效抑制横向化学侵蚀,而定向离子通量则持续清除水平刻蚀前沿的聚合物,以维持向下刻蚀 。或者,为严格控制对附近热敏感材料的热损伤,工艺可采用循环机制,即先进行低温氟化,随后利用惰性气体等离子体轰击,以物理方式去除化学弱化的表面层 。

该步骤的材料和方法选择在很大程度上取决于下层OCL材料与底层光学焊盘层(通常为SiO₂)之间高刻蚀选择比的需求 。实现这种选择比需要精确调节等离子体化学,例如引入H₂、O₂或CH₄等特定添加剂来调节C/F比及由此产生的聚合物形成速率 。添加聚合剂可增强在富氧底层焊盘上钝化层的沉积,从而显著降低其暴露后的刻蚀速率 。此外,必须仔细平衡等离子体源功率、压力和气体停留时间;有效调节停留时间可以控制自由基解离以及刻蚀与聚合之间的竞争,这是同时实现实用刻蚀速率和高选择比的核心因素 。

在纳米尺度技术节点下,严格的几何约束和缩放规则要求具备高度垂直且光滑的刻蚀轮廓,以防止键合焊盘开口侵入高密度排列的有源像素阵列 。该节点下外围开口的纵横比升高,增加了特征底部离子散射和微沟槽形成的风险 (工程实践)。因此,最大限度地减少侧壁粗糙度至关重要,因为光学堆栈中的粗糙界面会引入瑞利散射,并降低外围区域与成像阵列之间的光学隔离度 。热预算同样受到严格限制,以防止缩放后的外围MOSFET亚阈值摆幅和漏电特性退化 ,这证明了使用低温等离子体技术的合理性,该技术既能保护有源器件,又能保护集成的胶体或聚合物光学组件 。

风险与挑战

  • [高] 对底层焊盘的刻蚀选择性丧失:如果由于源功率过高或气体停留时间不当导致等离子体过度解离,底层氧化物焊盘上的碳氟聚合物钝化层可能会失效,从而导致焊盘材料被迅速消耗 。
  • [高] 侧壁弯曲或轮廓退化:主工艺气体形成的聚合物薄膜不足,或碳氟比(carbon-to-fluorine ratio)过低,将无法保护特征侧壁免受自由基侵蚀,导致刻蚀轮廓不清晰或出现弯曲 。
  • [中] 刻蚀不完全或形成残留物:如果在循环低温刻蚀过程中惰性气体等离子体的能量不足或物理去除时间太短,氟化表面层可能无法被完全去除,从而在键合焊盘区域留下局部残留物 。
  • [中] 台阶拐角处的微沟槽(Micro-trenching):指向深键合焊盘开口底部的高能离子轰击可能会导致局部物理溅射,并在拐角处产生微沟槽,这可能会延伸至下方的栅格密封层(grid seal layers)并引发可靠性问题 。
  • [低] 相邻结构的热退化:过于激进的等离子体条件或晶圆冷却不足可能会使衬底温度超过可接受的限值,进而可能导致相邻的热敏光学材料发生物理退化或折射率偏移 。

登录后继续阅读全部 417 步

邮箱注册已有账号登录

相关步骤

  • Bond Pad Cavity - Photo
  • ILD 6-2 Oxide Etch
  • ILD 6-1 SiCN Etch
  • ILD 5-2 Oxide Etch
  • ILD 5-1 SiCN Etch
  • ILD 4-2 Oxide Etch