40nm BSI CMOS Image Sensor预览

HKD/AR2 Etch

395/ 417

HKD/AR1 Etch

RIE etch, Si Back etch
382Bond Pad Opening 1 - Photo383Upper OCL Coating Etch384Ashing & Strip/Clean385Bond Pad Opening 2 - Photo386Upper Grid Seal Layer Etch387Optical Pad 3 Etch388Lower OCL Coating Etch389Lower OCL Etch390Optical Pad 2 Etch391Optical Pad 1 Etch392Oxide Grid Seal Layer Etch393BPMD Etch394HKD/AR2 Etch395HKD/AR1 Etch396RIE etch, Si Back etch397Ashing & Strip/Clean398Bond Pad Opening 3 - Photo399Si Etch400Pad Oxide Etch401CESL 1 Etch402CESL 2 Etch403PMD 1 Etch404PMD 2 Etch405PMD 3 Etch406PMD 4 Etch407PMD 5 Etch408RIE etch ILD 1-1 Etch409RIE etch ILD 1-2 Etch410RIE etch ILD 2-1 Etch411RIE etch ILD 2-2 Etch412RIE etch ILD 3-1 Etch413RIE etch ILD 3-2 Etch414Bond Pad Metal 7 Barrier Etch415Ashing & Strip/Clean

工艺截面图

ISP WaferCIS Wafer · BacksideBONDPAD · B32 · HKD/AR1 EtchGrid SealWTiNBPMDTaOAlOP+ implanted regionSiCESLSiO2CuTaAlLensProtective OxideOrgGBRCyUpper SealOptical Pad 3Lower OCLSiNSiONOptical Pad 1

本步要点

在高k刻蚀过程中,必须严格控制等离子体诱导损伤和充电效应,以防止相邻有源像素区域的退化 。

原理展开

在纳米尺度背照式(BSI)CMOS图像传感器的制造过程中,形成电气连接需要刻蚀穿过背侧介质堆叠层,以接触埋入的前段工艺金属化层 。在刻蚀上层抗反射层(HKD/AR2)之后,HKD/AR1刻蚀步骤负责去除键合焊盘区域的主要高k介质和抗反射涂层(AR1) 。由于Ta₂O₅、HfO₂或Al₂O₃等高k材料具有特定的折射率和高介电常数,能改善光学耦合并提供表面钝化,因此被应用于BSI堆叠层中 。这种各向异性干法刻蚀必须彻底穿透AR1层以露出下方的硅衬底,从而直接为随后的硅背面刻蚀和

深沟槽形成做好结构模板准备 。高k介质抗反射层的刻蚀依赖于化学-物理协同的反应离子刻蚀(RIE)机制 。在高密度等离子体环境中,带电离子从外加电场中获得定向动能并轰击晶圆表面,打断高k材料中固有的强金属-氧键 。同时,中性卤素自由基与解离出的金属原子反应,形成挥发性副产物并被泵出反应腔(工程实践)。持续的离子轰击加速了表面化学反应并抑制了横向刻蚀,实现了键合焊盘掩模图案的精确复制,并形成高度垂直的侧壁轮廓 。如果采用碳氟化合物化学工艺,该过程会动态平衡介质的刻蚀与侧壁上碳氟聚合物的沉积,通过钝化侧壁表面以抵抗自由基侵蚀,从而进一步强化各向异性 。HKD/AR1刻蚀的等离子体参数和气体化学成分的选择,取决于在光刻胶掩模和下方硅衬底上实现高选择比的需求 。控制活性物质在等离子体反应腔中的停留时间是一个关键参数,因为它直接影响自由基的解离以及刻蚀与聚合物沉积之间的竞争关系 。必须保持精确的平衡:过高的源功率或聚合剂耗尽可能导致过度解离并降低选择比,而过多的聚合气体则可能导致刻蚀停止 。此外,优化RF偏置电压对于提供足够的物理溅射能量以清除重金属卤化物副产物至关重要,这能防止引起表面粗糙化的微掩模效应 。在40nm节点的BSI CIS技术中,外围键合焊盘和相关垂直互连结构的几何尺寸要求严格的临界尺寸(CD)控制 。在这些尺寸下,从传统的湿法刻蚀向先进的干法等离子体刻蚀转型是强制性的,旨在减轻各向同性侧向腐蚀并确保互连的可靠良率 。此外,在高k刻蚀过程中,必须严格控制等离子体诱导损伤和充电效应,以防止相邻有源像素区域的退化 。最大限度地减少这种电应力对于避免陷阱产生至关重要,否则这些陷阱会加剧成像阵列中的亚阈值漏电流 。

风险与挑战

  • [高] HKD 刻蚀不完全 / 微掩膜(Micro-masking):由物理离子轰击能量不足以挥发高-k介电层产生的重金属-卤素副产物所致 。这会导致残留的介电岛阻挡随后的硅回刻,进而导致焊盘(bond pad)处出现开路 。

  • [中] 各向异性损失 / 横向底切(Lateral Undercutting):如果化学自由基刻蚀与侧壁聚合物钝化之间的平衡被打破,通常是由于气体停留时间或氟碳比设置不当所致 。这种横向刻蚀会降低焊盘开口的关键尺寸(CD),并可能暴露出相邻的保护结构 。

  • [中] 等离子体诱导损伤(充电效应):高密度等离子体环境会在暴露的绝缘表面积累定向电荷 。这种局部电场应力可能会传递到附近的有源器件层,从而可能在介电层-硅界面处诱导产生陷阱态,并增加像素暗电流或亚阈值漏电流 。

  • [低] 微沟槽中的 RIE Lag 效应:如果焊盘特征具有不同的深宽比,刻蚀自由基的耗尽以及窄几何结构内离子通量的衰减会导致局部刻蚀速率下降 。这种 RIE Lag 效应会导致晶圆上刻蚀深度不均匀,从而使后续步骤的计时控制变得复杂 。

登录后继续阅读全部 417 步

邮箱注册已有账号登录

相关步骤

  • Bond Pad Cavity - Photo
  • ILD 6-2 Oxide Etch
  • ILD 6-1 SiCN Etch
  • ILD 5-2 Oxide Etch
  • ILD 5-1 SiCN Etch
  • ILD 4-2 Oxide Etch