40nm BSI CMOS Image Sensor预览

于定义光学边界和有源器件隔离，而本步骤专门针对深宽比垂直互连的形成进行了严格优化 [P1]。它为后续的灰化、清洗和最终的焊盘开口步骤制备了空腔，这些步骤最终将暴露出底层的金属接触点*（工程实践）。该刻蚀工艺高度依赖深反应离子刻蚀（DRIE），通常采用时间复用的交替工艺以达到所需的深度 [P1]。其物理机制涉及在各向同性硅刻蚀（通常使用如SF6等氟基等离子体 [P2]）与利用沉积的碳氟化合物聚合物进行侧壁钝化之间快速切换 [P1]。在活性刻蚀阶段，定向离子轰击选择性地清除了底部水平面上的聚合物，同时使垂直侧壁保持保护状态，从而实现了高度各向异性的轮廓演变 [P1]。然而，这种循环性质不可避免地会产生侧壁扇贝纹，即沿着通孔轮廓的周期性几何起伏 [P4]。由于刻蚀空腔延伸至前段工艺有源结构，因此必须精确控制刻蚀过程，以防止刻蚀剂穿透并化学损伤关键的前段工艺组件 [A1]。选择反应离子刻蚀而非湿法各向异性刻蚀，是因为它能为高密度焊盘阵列提供所需的严格尺寸控制和垂直侧壁 [P1]。为了减轻由严重的侧壁扇贝纹引起的热机械应力集中，工艺参数（如气体流量比、等离子体偏置功率和循环时间）会被持续调节，以最小化扇贝纹深度 [P1]。此外，沟槽底部过尖的锐角会导致电场拥挤，并产生局部表面态，从而大幅增加邻近图像传感器阵列中的暗电流或白点缺陷 [A1]。因此，该硅背面刻蚀的最后阶段通常会加入平滑或倒角步骤，以改变沟槽横截面并降低应力 [A1]。在线量测技术（如光谱反射计）通常用于通过分析空腔内的光学干涉图样，无损地监控这些刻蚀结构的深度和侧壁角度 [P4]。在40nm BSI技术中，键合硅衬底的超薄特性使得过刻蚀的工艺窗口显著缩小 [P3]。因此，刻蚀工艺必须对底部的前段工艺层间介质（ILD）或专门设计的刻蚀停止层表现出极高的化学选择性，以防止发生灾难性的穿通 [P3]。精确控制通孔尺寸对于确保后续隔离层和阻挡层的均匀沉积是必要的 [A2]。未能维持这种精确的轮廓会导致非共形阶梯覆盖，产生漏电路径，进而从根本上损害先进图像传感器严格的低噪声要求（工程实践）*。