40nm BSI CMOS Image Sensor预览

Pre Litho Cleaning

245/ 417

Bond Pad Cavity - Photo

ILD 6-2 Oxide Etch
245Bond Pad Cavity - Photo246ILD 6-2 Oxide Etch247ILD 6-1 SiCN Etch248ILD 5-2 Oxide Etch249ILD 5-1 SiCN Etch250ILD 4-2 Oxide Etch251ILD 4-1 SiCN Etch252ILD 3-2 Oxide Etch253Ashing & Strip/Clean254Ta-based Bottom Barrier deposition255Metal 7 Al Metal Deposition256Ta-based liner deposition257Pre Litho Cleaning258Metal 7 Bond Pad - Photo259Ta-Barrier etch260Al Metal Etch261Ta-Barrier etch262Ashing & Strip/Clean

工艺截面图

BONDPAD · B1 · Bond Pad Cavity - Photogate ox (SiO2, thermal)IO/HV gate ox (SiO2; relative thickness shown schematically; IO device not shown in this cross-section)TiSi (low-temp anneal)n- LDD (31P+, self-aligned)P-pinning (11B+)P+ VSS contact (11B+)FD node (31P+)VT adjust (11B+, periphery channel)SiO2 liner (SACVD)SiO2 (SACVD bulk fill)n+ S/D (31P+)n+ N-well contact (31P+)p+ surface passivation (10B+)Liner SiO2 (RTP thermal)P-well (pixel array, 11B+)P-well (periphery, 11B+)PD N-well (31P+)N-well (periphery, 31P+)SiP-well (implanted region)PRSiO2CESLCuTaPMD 5 (SiO2)PMD 4 (SiO2)MET0 (W)PMD 3 (SiO2 · CMP overburden)W (contact fill)PMD 2 (SiO2 · body segment)TiN (barrier)Ti (adhesion)Ti/TiN linerPMD 1 (SiO2 · bottom segment)CESL 2 (SiNO)SiNCESL 1 (SiN)PolySWS pad ox (SiO2, PECVD)

本步要点

前置的光刻前清洗步骤确保了 ILD 表面没有污染物,防止了在显影阶段出现粘附失效和局部缺陷 。

原理展开

“Bond Pad Cavity - Photo”步骤定义了顶部介质堆叠内封装凹槽的精确几何边界 。该光刻工艺置于 ILD 6-1 (SiCN) 和 ILD 6-2 (Oxide) 层沉积之后,为随后穿透氧化物和 SiCN 薄膜的顺序刻蚀提供了掩模 。与仅仅清除顶部金属表面钝化层的标准焊盘开口步骤不同,Cavity Photo 步骤专门定义了一个结构性的凹陷沟槽,为嵌入式焊盘提供了空间约束和受控的侧壁间距 。这种几何约束对于管理后续键合和封装过程中的机械应力至关重要 [

P2]。其基本机制依赖于光学光刻将凹槽图案转移到光敏抗蚀剂中,该过程受限于光学衍射决定的 Rayleigh 分辨率极限 。光刻胶必须具备足够的厚度和化学稳定性,以承受穿透厚介质堆叠所需的长时间、多层等离子体刻蚀 。所定义的图案在预期焊盘边缘与介质凹槽侧壁之间建立了关键的间距,这对于防止金属桥接和优化界面可靠性至关重要 。此外,在此步骤中保持精确对准可确保所得凹槽准确覆盖下方的金属互连,这是高密度互连应用的基本要求 。通常选择化学放大型正胶以平衡高分辨率与必要的刻蚀抗性 (工程实践)。凹槽的精确图案化决定了键合界面的最终结构完整性,因为几何间隙会极大地影响应力分布和粘附性 。曝光剂量与焦深之间的相互作用直接控制了抗蚀剂轮廓,其中需要高度垂直的轮廓以防止将倾斜的侧壁转移到厚介质凹槽中 。此外,前置的光刻前清洗步骤确保了 ILD 表面没有污染物,防止了在显影阶段出现粘附失效和局部缺陷 。在 40nm BSI CMOS 图像传感器中,对高互连密度的需求需要在不影响封装可靠性的前提下缩小焊盘几何尺寸 。凹槽结构通过利用周围介质作为机械缓冲层,降低了与尺寸缩小相关的风险 。这种布局技术使得下方的有源电路和多层互连能够与瞬态封装载荷保持机械隔离,成功平衡了芯片面积缩小与结构稳健性之间的关系 。

风险与挑战

  • [高] 对准偏差/套刻误差 (Misalignment/Overlay Error):光刻机对准偏差会导致空腔占位面积相对于底层金属发生位移,从而减小最终的接触面积并增加界面电阻 。
  • [高] 光刻胶剖面倾斜 (Sloped Resist Profile):曝光焦距或剂量设置不当会导致光刻胶侧壁倾斜,随后在刻蚀过程中转移至介质层,进而改变严格管控的焊盘与侧壁间距 。
  • [中] 光刻胶附着失效 (Resist Adhesion Failure):光刻前表面处理不足会导致光刻胶在显影过程中发生剥离或起翘,从而破坏图形保真度 。
  • [中] 光刻胶残胶 (Resist Scumming):光化学反应不完全或显影不足会在曝光区域留下残留聚合物,在随后的介质刻蚀中起到局部掩蔽作用,导致空腔无法完全打开 (工程实践)。

登录后继续阅读全部 417 步

邮箱注册已有账号登录

相关步骤

  • ILD 6-2 Oxide Etch
  • ILD 6-1 SiCN Etch
  • ILD 5-2 Oxide Etch
  • ILD 5-1 SiCN Etch
  • ILD 4-2 Oxide Etch
  • ILD 4-1 SiCN Etch