40nm BSI CMOS Image Sensor预览

BPMD Etch

394/ 417

HKD/AR2 Etch

HKD/AR1 Etch
382Bond Pad Opening 1 - Photo383Upper OCL Coating Etch384Ashing & Strip/Clean385Bond Pad Opening 2 - Photo386Upper Grid Seal Layer Etch387Optical Pad 3 Etch388Lower OCL Coating Etch389Lower OCL Etch390Optical Pad 2 Etch391Optical Pad 1 Etch392Oxide Grid Seal Layer Etch393BPMD Etch394HKD/AR2 Etch395HKD/AR1 Etch396RIE etch, Si Back etch397Ashing & Strip/Clean398Bond Pad Opening 3 - Photo399Si Etch400Pad Oxide Etch401CESL 1 Etch402CESL 2 Etch403PMD 1 Etch404PMD 2 Etch405PMD 3 Etch406PMD 4 Etch407PMD 5 Etch408RIE etch ILD 1-1 Etch409RIE etch ILD 1-2 Etch410RIE etch ILD 2-1 Etch411RIE etch ILD 2-2 Etch412RIE etch ILD 3-1 Etch413RIE etch ILD 3-2 Etch414Bond Pad Metal 7 Barrier Etch415Ashing & Strip/Clean

工艺截面图

ISP WaferCIS Wafer · BacksideBONDPAD · B31 · HKD/AR2 EtchGrid SealWTiNBPMDTaOAlOP+ implanted regionSiCESLSiO2CuTaAlLensProtective OxideOrgGBRCyUpper SealOptical Pad 3Lower OCLSiNSiONOptical Pad 1

本步要点

聚合物沉积量的增加会在底层暴露时选择性地延缓其刻蚀,从而增强垂直刻蚀剖面并防止严重的击穿 。

原理展开

HKD/AR2刻蚀步骤是背照式(BSI)CMOS图像传感器焊盘模块中的关键减法工艺 。该步骤位于BPMD(焊盘金属介质)刻蚀之后,通过选择性地去除上层抗反射(AR2)和高k介质(HKD)层,为随后的AR1和硅背面刻蚀操作做好准备 。在先进封装和互连方案中,暴露焊盘需要依次清除复杂的各种光学薄膜和钝化膜堆叠,以建立通往底层金属结构的可靠电接触路径 。通过在AR2/HKD层中精确定义初始开口,该步骤作为后续深层反应离子刻蚀(RIE)的局部掩模或准备性导引,确保最终焊盘区域被充

分暴露,同时不损坏周围的有源电路 。

高k介质和抗反射介质层的刻蚀依赖于化学-物理协同的反应离子刻蚀(RIE)机制 。在高密度等离子体系统中,中性自由基驱动主要的化学反应,而定向加速的离子提供打破材料中强原子键所需的物理轰击 。碳氟化合物基等离子体常用于此目的;氟自由基与介质反应形成挥发性副产物,同时聚合物形成物种会钝化特征侧壁以保持严格的各向异性 。为了防止过度的横向刻蚀或层间侧蚀,必须通过调节射频(RF)偏置功率和源功率,严格控制物理溅射与化学挥发之间的平衡 。这种精确控制至关重要,因为高k介质固有的原子密度和键合强度高于标准SiO₂,需要优化的离子动能才能获得实用且稳定的刻蚀速率 。

针对HKD/AR2刻蚀选择特定的等离子体化学成分,主要取决于对底层AR1或衬底层的极高选择比要求 。将碳氟化合物气体与钝化剂混合,工艺工程师可以调整等离子体中的碳氟比,从而调节暴露表面上保护性聚合物的形成速率 。聚合物沉积量的增加会在底层暴露时选择性地延缓其刻蚀,从而增强垂直刻蚀剖面并防止严重的击穿 。此外,控制反应气体在腔体内的停留时间是一个核心参数,它决定了自由基的离解效率,直接影响整体刻蚀速率以及晶圆表面的空间均匀性 。对这些气体比例的精确调节可最大限度地减少等离子体诱导损伤(例如电荷效应或物理晶格破坏),否则这些损伤可能会降低传感器的光学和电学性能 。

在BSI图像传感器的40nm工艺节点,光学堆叠层被缩小至极细的尺寸,以优化量子效率并减轻光学串扰 (工程实践)。这种激进的结构微缩意味着即使是微小的工艺波动,也可能导致刻蚀特征底部出现严重的RIE-lag(反应离子刻蚀滞后)或微沟槽效应 。因此,HKD/AR2刻蚀的工艺窗口极其狭窄,需要先进的终点检测和高度均匀的等离子体分布,以确保下方的精密结构得以保存,为后续的选择性背面刻蚀步骤做好准备 。

风险与挑战

  • [高] RIE-Lag 和微沟槽 (Micro-Trenching):由于焊盘开口尺寸受限,中性自由基向沟槽底部的传输受到物理限制,导致长径比相关的刻蚀变化和局部沟槽化 。
  • [高] 选择比差和穿通 (Punch-Through):如果氟碳等离子体中的碳氟比优化不佳,将导致聚合物钝化不足,从而造成对下方保护层的过早刻蚀 。
  • [中] 等离子体诱导电荷损伤 (Plasma-Induced Charging Damage):在高密度 ICP 刻蚀过程中离子电荷的积累可能会产生局部电场,从而导致介电层击穿或导致相邻界面态退化 。
  • [中] 副产物挥发不完全:如果物理离子轰击能量不足以驱动解吸,High-k 电介质在等离子体刻蚀过程中通常会形成非挥发性金属化合物 。这些局部残留物会作为微掩膜阻挡后续的刻蚀步骤,并损害最终的互连接触电阻 。
  • [低] 各向同性侧壁侧蚀 (Isotropic Sidewall Undercutting):在缺乏足够的定向离子辅助或侧壁钝化的情况下,过量的高反应性中性自由基会将刻蚀机制转向各向同性化学刻蚀 。这种效应会侵蚀保护轮廓并导致图案化结构中的关键尺寸 (CD) 损失 。

登录后继续阅读全部 417 步

邮箱注册已有账号登录

相关步骤

  • Bond Pad Cavity - Photo
  • ILD 6-2 Oxide Etch
  • ILD 6-1 SiCN Etch
  • ILD 5-2 Oxide Etch
  • ILD 5-1 SiCN Etch
  • ILD 4-2 Oxide Etch