40nm BSI CMOS Image Sensor预览

RIE etch ILD 1-1 Etch

409/ 417

RIE etch ILD 1-2 Etch

RIE etch ILD 2-1 Etch
382Bond Pad Opening 1 - Photo383Upper OCL Coating Etch384Ashing & Strip/Clean385Bond Pad Opening 2 - Photo386Upper Grid Seal Layer Etch387Optical Pad 3 Etch388Lower OCL Coating Etch389Lower OCL Etch390Optical Pad 2 Etch391Optical Pad 1 Etch392Oxide Grid Seal Layer Etch393BPMD Etch394HKD/AR2 Etch395HKD/AR1 Etch396RIE etch, Si Back etch397Ashing & Strip/Clean398Bond Pad Opening 3 - Photo399Si Etch400Pad Oxide Etch401CESL 1 Etch402CESL 2 Etch403PMD 1 Etch404PMD 2 Etch405PMD 3 Etch406PMD 4 Etch407PMD 5 Etch408RIE etch ILD 1-1 Etch409RIE etch ILD 1-2 Etch410RIE etch ILD 2-1 Etch411RIE etch ILD 2-2 Etch412RIE etch ILD 3-1 Etch413RIE etch ILD 3-2 Etch414Bond Pad Metal 7 Barrier Etch415Ashing & Strip/Clean

工艺截面图

ISP WaferCIS Wafer · BacksideBONDPAD · B46 · RIE etch ILD 1-2 EtchGrid SealWTiNBPMDTaOAlOP+ implanted regionSiCESLSiO2CuTaAlLensProtective OxideOrgGBRCyUpper SealOptical Pad 3Lower OCLSiNSiONOptical Pad 1

本步要点

增加 RF 偏置功率可增强离子方向性和物理溅射能力,这有助于在不同深度保持恒定的单次刻蚀量 。

原理展开

在先进的后段工艺(BEOL)和封装集成中,厚电介质通常采用多阶段(例如 1-1、1-2、2-1)进行刻蚀 ,以精确管理掩模侵蚀、控制轮廓锥度并减轻深度相关偏差 。对于 40nm BSI CMOS 图像传感器,RIE 刻蚀中的 ILD 1-2 刻蚀步骤充当了 BONDPAD 模块内中间主体去除阶段 。与标准的浅层氧化物刻蚀或氮化物刻蚀不同,该中间步骤运行在高深宽比开始显著增加的区间内,需要严格控制侧壁钝化和离子能量通量以保持垂直轮廓 。此外,这种分段方法允许在不同

的深度阈值处调整气体化学成分,以补偿沟槽形成过程中沉积前驱体和刻蚀剂的快速消耗 。反应离子刻蚀(RIE)通过定向离子轰击和中性自由基化学反应的协同作用进行工作 。在 ILD 1-2 步骤中,氟碳基等离子体产生中性自由基,这些自由基与暴露的层间电介质发生化学反应,生成挥发性副产物 。同时,由 RF 偏压加速的带电离子提供定向动能,以物理方式清理刻蚀前沿,从而抑制横向刻蚀并形成高度各向异性的结构 。随着该第二刻蚀阶段沟槽深度的增加,物理机制必须精确平衡化学刻蚀与物理溅射,以抵消 RIE 滞后效应(RIE lag)。这是一种有据可查的现象,即由于反应物和产物的传输受限,高深宽比结构中的刻蚀速率会降低 [P1, P3]。选择干法等离子体 RIE 而非传统的湿法刻蚀是严格必要的,因为湿法化学刻蚀是完全各向同性的,无法满足高度微缩几何形状的关键尺寸(CD)控制要求 。为了保持侧壁平直并防止局部弓形缺陷,通过利用氢氟碳化合物或类似的聚合化学物质来仔细调节侧壁钝化,从而在刻蚀过程中提高选择比 。增加 RF 偏置功率可增强离子方向性和物理溅射能力,这有助于在不同深度保持恒定的单次刻蚀量 。然而,必须避免过高的偏置电压,以防止等离子体引起的电荷损伤对底层结构造成破坏 。相反,操纵腔体压力会改变入射离子的平均自由程;保持较低的压力可改善离子方向性,但同时会降低活性自由基的总密度,这就定义了一个狭窄的优化窗口*(工程实践)*。在 40nm 节点,持续的器件微缩对互连对准、电容匹配和通孔轮廓的可用误差裕度施加了严格的物理限制 。此处专门采用了多步 ILD 刻蚀方案,旨在人为地将顶角圆角化、主沟槽各向异性刻蚀以及后续刻蚀停止选择比等相互竞争的挑战解耦,并将其分配到各自优化的等离子体区间中 。这种刻意的分段避免了如果采用单一高能刻蚀步骤来清除整个厚键合焊盘(bondpad)电介质堆叠时必然发生的严重掩模侵蚀和几何畸变 。

风险与挑战

  • [高] RIE Lag 和深宽比相关刻蚀 (ARDE):在此中间工艺步骤中,随着沟槽深度增加,反应物向底部的输运受到缩小的立体角的物理限制,导致局部刻蚀速率相对于较浅特征变慢 。如果未通过工艺时间或偏置调整进行补偿,这种滞后会导致目标结构刻蚀不足,并在密集区域与孤立布局区域之间产生深度差异 。

  • [高] 侧壁弯曲 (Bowing) 或锥形 (Tapering) 畸变:各向同性化学刻蚀分量与定向离子轰击之间的失衡会显著改变预期的几何轮廓 。在有效刻蚀阶段,侧壁钝化不足会使中性自由基产生侧向侵蚀,导致轮廓弯曲;而聚合物过度堆积则会导致形成正锥形的 V 型沟槽 [A2, P4]。

  • [中] 等离子体诱导损伤与电荷累积:高能定向离子轰击和高深宽比沟槽底部局部的电荷累积会产生集中的电场应力 。这种局部电荷累积可能诱发介质击穿,或通过亚阈值漏电机制降低底层器件的电气完整性 。

  • [低] 微掩膜 (Micro-masking) 与刻蚀停止:溅射的光刻胶或钝化阶段产生的过量氟碳聚合物副产物可能会重新沉积在沟槽底部 。如果定向离子轰击不足以去除这些局部聚合物,它们会充当微掩膜,完全阻挡化学刻蚀,从而导致类似草丛的缺陷或过早停止刻蚀 。

登录后继续阅读全部 417 步

邮箱注册已有账号登录

相关步骤

  • Bond Pad Cavity - Photo
  • ILD 6-2 Oxide Etch
  • ILD 6-1 SiCN Etch
  • ILD 5-2 Oxide Etch
  • ILD 5-1 SiCN Etch
  • ILD 4-2 Oxide Etch