Oxide Grid Seal Layer Etch - 40nm 工艺步骤

工艺气体混合物通常加入Ar以稳定等离子体放电，并提供用于纯物理溅射的重离子，从而高效去除底部钝化层。

在40nm BSI（背面照明）CMOS图像传感器工艺流程中，焊盘（bond pad）开口必须逐步穿透多个背面介质层，以建立用于封装的低损耗电气连接。在初步的光学焊盘刻蚀之后，执行氧化物栅格密封层（Oxide Grid Seal Layer）刻蚀，以去除结构性氧化物层——该层通常通过高密度等离子体沉积或使用TEOS前驱体进行沉积——从而密封背面金属光学隔离栅格。与前段工艺（FEOL）中的焊盘氧化物刻蚀（仅作为应力释放的薄牺牲层）或氧化物硬掩模刻蚀（用于图形转移的瞬态工

艺）不同，此步骤针对的是永久性的结构封装层。在焊盘区域选择性且精确地去除该密封层，对于为后续的BPMD（背面钝化金属介质）和HKD/AR（高K介质/抗反射）刻蚀扫清障碍至关重要。通过该氧化物层进行精确的图形转移，可确保最终的通孔或焊盘连接在暴露出底层金属的同时，不会引入高阻缺陷，这一要求与实现背面穿通封装通孔（through-package vias）的可靠金属化在本质上是相似的。

此步骤的物理机制依赖于反应离子刻蚀（RIE），利用了低温等离子体中物理离子轰击与化学自由基反应的协同作用。工艺腔室中通入含氟碳化合物的气体化学物质，以产生高活性的氟自由基和氟碳聚合物前驱体 （工程实践）。氟自由基驱动表面化学反应，断裂强Si-O键，形成如SiF4和CO/CO2等挥发性副产物。与此同时，氟碳物种在垂直侧壁上沉积钝化聚合物层，保护其免受横向刻蚀，这一机制与先进深硅刻蚀工艺中沉积与去除的平衡机制如出一辙。通过外加偏置电场在等离子体鞘层中加速的高能离子，提供了必要的方向性物理能量，以持续溅射去除水平沟槽底部的聚合物，从而保持各向异性的刻蚀轮廓。调节离子通量与中性反应物的比例，对于克服深宽比相关刻蚀（ARDE）并确保在不同图形密度下实现均匀的刻蚀深度至关重要。

选择等离子体干法刻蚀而非湿法刻蚀，是因为该步骤严格要求高垂直度轮廓，以维持关键尺寸（CD）控制，并防止对相邻像素栅格阵列产生横向底切。工艺气体混合物通常加入Ar以稳定等离子体放电，并提供用于纯物理溅射的重离子，从而高效去除底部钝化层。调整进气中碳氟比（C/F ratio）是调节氧化物密封层与底层介质停止层之间刻蚀选择比的主要方法。例如，降低偏置功率可减少轰击离子的动能，从而抑制物理溅射产率，并呈指数级提高对底层阻挡材料的化学选择比。这种刻意调整可防止停止层被过早击穿，这是一种类似于利用成分迥异的材料在背面接触架构中实现高选择性处理的集成策略。

在纳米尺度技术节点，背面焊盘开口与有源像素阵列之间的对准（overlay）和CD控制的空间余量极小，这对等离子体均匀性提出了严苛要求。由于BSI传感器依赖于高度减薄的硅衬底以最大化光收集能力，因此在此刻蚀过程中产生的任何等离子体诱导损伤（PID）或局部电荷积累，都极易传播至有源器件区域 （工程实践）。此类损伤会引入作为产生-复合中心的界面陷阱态，从而显著增加亚阈值漏电，并表现为图像传感器阵列中严重的暗电流退化 （工程实践）。因此，氧化物栅格密封层刻蚀必须精确平衡所需的各向异性离子能量，并采用先进的等离子体脉冲或频率调制技术，以缓解电荷积累并保护底层的器件物理特性。

[高] 刻蚀不完全 / 介质残留：如果离子轰击能量不足或氟碳沉积速率过高，可能会出现“刻蚀停止”现象，即聚合物的大量堆积阻碍了沟槽底部的氧化层进一步去除。这会留下残余介质层，导致接触电阻大幅增加，从本质上模拟了背面器件接触点清洁不完全的失效模式。
[高] 等离子体诱导损伤 (PID) 与暗电流：来自等离子体的高能离子轰击和强烈的紫外光子辐射会穿透减薄后的衬底，并在晶体硅内产生缺陷态。在 CMOS 图像传感器中，这些缺陷会增加载流子的产生-复合速率，导致亚阈值漏电流升高，并使最终阵列产生不可接受的暗电流水平 （工程实践）。
[中] 对下层材料的刻蚀选择比损失：如果碳氟比过低或偏置功率过高，氧化层与后续 BPMD 或 HKD 停止层之间的化学差异性就会受到影响。这种选择比的缺失可能导致在过刻蚀过程中击穿预定的停止层，从而可能对下层特征造成损坏并导致随后的金属化短路。
[低] 侧壁弯曲或底切：氟碳聚合物对侧壁的钝化不足，使得偏角离子和各向同性氟自由基能够侵蚀刻蚀开口的侧壁。这会削弱关键尺寸 (CD) 的控制，并可能导致相邻的背面光学网格结构暴露或受到后续湿法或干法化学工艺的损坏 （工程实践）。

工艺气体混合物通常加入Ar以稳定等离子体放电，并提供用于纯物理溅射的重离子，从而高效去除底部钝化层。

[高] 刻蚀不完全 / 介质残留：如果离子轰击能量不足或氟碳沉积速率过高，可能会出现“刻蚀停止”现象，即聚合物的大量堆积阻碍了沟槽底部的氧化层进一步去除。这会留下残余介质层，导致接触电阻大幅增加，从本质上模拟了背面器件接触点清洁不完全的失效模式。
[高] 等离子体诱导损伤 (PID) 与暗电流：来自等离子体的高能离子轰击和强烈的紫外光子辐射会穿透减薄后的衬底，并在晶体硅内产生缺陷态。在 CMOS 图像传感器中，这些缺陷会增加载流子的产生-复合速率，导致亚阈值漏电流升高，并使最终阵列产生不可接受的暗电流水平 （工程实践）。
[中] 对下层材料的刻蚀选择比损失：如果碳氟比过低或偏置功率过高，氧化层与后续 BPMD 或 HKD 停止层之间的化学差异性就会受到影响。这种选择比的缺失可能导致在过刻蚀过程中击穿预定的停止层，从而可能对下层特征造成损坏并导致随后的金属化短路。
[低] 侧壁弯曲或底切：氟碳聚合物对侧壁的钝化不足，使得偏角离子和各向同性氟自由基能够侵蚀刻蚀开口的侧壁。这会削弱关键尺寸 (CD) 的控制，并可能导致相邻的背面光学网格结构暴露或受到后续湿法或干法化学工艺的损坏 （工程实践）。

40nm BSI CMOS Image Sensor预览

工艺截面图

本步要点

原理展开

风险与挑战

40nm BSI CMOS Image Sensor预览

工艺截面图

本步要点

原理展开

风险与挑战