PMD 1 Etch - 40nm 工艺步骤

相反，在无氧的SiNx表面，会形成一层高度稳定且较厚的富C聚合物层，这会严重抑制氟的渗透并大幅降低刻蚀速率。

PMD 1刻蚀代表了中段工艺（MOL）接触孔形成模块中本体介电层图案化的最终阶段。在此步骤之前，需要对上层金属前介电层（PMD 4至2）进行顺序刻蚀，而该特定步骤的目标是介电堆叠中最底部的基于SiO₂的层。其主要目标是完成高深宽比接触孔的加工，同时在底层接触刻蚀停止层（CESL，通常由氮化硅组成）上可靠且均匀地停止。精确停止在CESL上对于保护底层的有源源/漏极区域和栅极结构免受动力学离子损伤至关重要，利用选择性反应离子刻蚀（RIE）原理来防止基底

的意外消耗。这种精确控制的深度使后续步骤能够清除CESL和衬垫氧化层，最终确保低电阻欧姆接触路径，从而最小化比接触电阻并支持最优的器件驱动电流。

该步骤的基本物理机制依赖于高密度氟碳等离子体内的离子辅助化学反应。来自等离子体的氟自由基与SiO₂基质反应生成挥发性的SiFx和COx副产物，从而实现垂直方向的材料去除。同时，等离子体会产生氟碳自由基（CFx），并在所有暴露表面沉积一层富碳聚合物薄膜，从而在刻蚀和钝化之间形成持续的竞争。物理离子轰击与化学刻蚀之间的协同作用决定了沟槽轮廓：高能离子穿透沟槽底部的聚合物层以驱动SiO₂刻蚀，而侧壁上能量较低的离子则允许聚合物堆积并保护横向轮廓。

在到达SiNx CESL时，刻蚀化学利用SiO₂与SiNx之间本质上不同的表面反应动力学来实现高选择性。在SiO₂表面，释放的晶格氧有助于将碳转化为CO或CO2挥发掉，从而保持钝化聚合物混合层较薄，并易于被入射离子穿透。相反，在无氧的SiNx表面，会形成一层高度稳定且较厚的富C聚合物层，这会严重抑制氟的渗透并大幅降低刻蚀速率。选择CF4、C2F6或CHF3等氟碳气体作为主要刻蚀剂，是因为其强大的聚合能力对于满足高深宽比各向异性和高材料选择性的双重需求是必要的。为了进一步提高SiO₂对SiNx的选择性，通常会添加CH4或H2等稀释气体或聚合物改性气体，以微调等离子体的碳氟比（C/F ratio）。增加C/F比可促进更快的聚合物沉积，从而增强CESL上的刻蚀停止能力，但必须仔细权衡完全停止SiO₂刻蚀的风险。

此外，维持较低的工艺压力和高度定向的离子通量可以减少离子散射，这对于保持严格的关键尺寸（CD）和抑制侧壁物理损伤至关重要。离子能量和自由基通量的独立控制使工艺工程师能够调节刻蚀前沿的反应混合层厚度，防止保护性聚合物的过度物理溅射。在BSI CMOS图像传感器的纳米尺度技术节点，致密像素阵列的物理限制使得接触孔轮廓控制和等离子体损伤缓解变得尤为关键。狭窄的接触孔直径严重限制了挥发性刻蚀副产物从深沟槽中的传输，使得等离子体停留时间成为防止沟槽开口处过早发生聚合物夹断的核心参数。

此外，持续暴露在高密度等离子体环境中存在严重的等离子体充电损伤（天线效应）风险，即瞬态充电电流会在接触沟槽底部积累。这种不平衡的电荷堆积可能对相邻的栅氧化层产生严重的电学损伤，导致阈值电压漂移和栅致漏极漏电（GIDL）退化。为了避免加剧亚阈值漏电的基本热力学限制，离子能量必须被严格限制在引起周围半导体结构广泛晶格位错的阈值以下。

[高] SiO₂ 对 SiNx 选择比的损失（击穿）：如果等离子体 F/C 比过高或入射离子能量过大，富碳保护聚合物层将无法在 SiNx CESL 表面稳定形成。这会使氟自由基穿透并刻蚀 SiNx，可能导致下方的有源硅或硅化物区域暴露并遭受物理损伤，从而使局部漏电流呈指数级增加。
[高] 等离子体充电损伤（天线效应）：在深度 PMD 刻蚀所需的长时高密度等离子体暴露过程中，瞬态充电电流可能会在高深宽比接触孔槽中积聚。这种局部电荷堆积会产生强电场，进而退化相邻的栅极介电层，导致阈值电压不稳定以及栅极感应漏电流 (GIDL) 升高。
[中] 刻蚀停止（聚合物堵塞）：如果聚合气体添加剂（例如 CH₄）浓度过高，或者反应腔室的停留时间调节不当，富碳聚合物的沉积速率可能会超过离子辅助去除速率。这种过度聚合会使混合层增厚，并完全阻挡氟自由基到达 SiO₂ 表面，导致刻蚀过程在到达 CESL 之前提前停止。
[中] 侧壁弯曲与缺陷产生：槽侧壁上的聚合物钝化不足，或在较高工艺压力下过度的离子散射，可能导致意外的横向刻蚀和侧壁轮廓弯曲。由此产生的偏角高能离子轰击侧壁会产生晶格位错和悬挂键，这些位错和悬挂键会充当陷阱中心，并可能显著增加成品器件的反向偏置结漏电流。

相反，在无氧的SiNx表面，会形成一层高度稳定且较厚的富C聚合物层，这会严重抑制氟的渗透并大幅降低刻蚀速率。

[高] SiO₂ 对 SiNx 选择比的损失（击穿）：如果等离子体 F/C 比过高或入射离子能量过大，富碳保护聚合物层将无法在 SiNx CESL 表面稳定形成。这会使氟自由基穿透并刻蚀 SiNx，可能导致下方的有源硅或硅化物区域暴露并遭受物理损伤，从而使局部漏电流呈指数级增加。
[高] 等离子体充电损伤（天线效应）：在深度 PMD 刻蚀所需的长时高密度等离子体暴露过程中，瞬态充电电流可能会在高深宽比接触孔槽中积聚。这种局部电荷堆积会产生强电场，进而退化相邻的栅极介电层，导致阈值电压不稳定以及栅极感应漏电流 (GIDL) 升高。
[中] 刻蚀停止（聚合物堵塞）：如果聚合气体添加剂（例如 CH₄）浓度过高，或者反应腔室的停留时间调节不当，富碳聚合物的沉积速率可能会超过离子辅助去除速率。这种过度聚合会使混合层增厚，并完全阻挡氟自由基到达 SiO₂ 表面，导致刻蚀过程在到达 CESL 之前提前停止。
[中] 侧壁弯曲与缺陷产生：槽侧壁上的聚合物钝化不足，或在较高工艺压力下过度的离子散射，可能导致意外的横向刻蚀和侧壁轮廓弯曲。由此产生的偏角高能离子轰击侧壁会产生晶格位错和悬挂键，这些位错和悬挂键会充当陷阱中心，并可能显著增加成品器件的反向偏置结漏电流。

40nm BSI CMOS Image Sensor预览

工艺截面图

本步要点

原理展开

风险与挑战

40nm BSI CMOS Image Sensor预览

工艺截面图

本步要点

原理展开

风险与挑战