40nm BSI CMOS Image Sensor预览

OSFET 的驱动电流 [T1]。在 40nm BSI CMOS 图像传感器工艺流程中，在密集的像素阵列和外围逻辑区之间实现均匀的接触孔深度，对于保持传感器性能和读出速度至关重要 （工程实践）。

PMD 1 Etch 采用反应离子刻蚀（RIE），利用低压等离子体中物理离子轰击与化学反应的协同作用 [P2]。在此过程中，射频供电电极产生一个电位，加速等离子体中的正离子穿过鞘层，并将其垂直导向晶圆表面 [A2]。这些高能离子在物理上断裂介质中强劲的 Si-O 键，同时中性碳氟自由基与衬底发生反应形成挥发性副产物，从而实现高度各向异性的材料去除 [P4]。与此同时，碳氟聚合物会沉积在刻蚀接触孔的侧壁上，这能防止横向刻蚀，并有助于定义出略微倾斜的轮廓（通常为 88–89 度），这对于后续无空洞的接触孔金属填充非常有利 [P2]。

该步骤选用先进的碳氟气体化学品，如 C4F6 或 C5F8，因为它们提供了必要的碳氟比，以在刻蚀氧化物和沉积保护性聚合物之间保持微妙的平衡 [P2]。这种化学平衡是实现对下层 SiNx CESL 所需高选择比的基础机制 [P2]。当刻蚀前沿到达氮化物刻蚀停止层时，由于衬底中缺乏氧，会积累一层更厚、抗刻蚀的碳氟薄膜，从而有效地停止刻蚀过程 [P2]。

减轻深宽比相关刻蚀（ARDE），即 RIE 滞后效应，是至关重要的控制参数方向；由于栅极接触孔和源/漏极接触孔的深度往往存在显著差异，较差的 ARDE 控制不可避免地会导致较浅的栅极接触孔出现严重的过刻蚀 [P2]。因此，调节等离子体密度和离子能量对于确保深浅接触孔同时贯通而不击穿 CESL 至关重要 [P4]。在 纳米尺度 技术节点，微缩要求极窄的接触孔关键尺寸（CD），这显著增加了接触孔的深宽比 [T2]。这种激进的微缩加剧了器件性能的物理热力学极限，因为不当的接触孔形成会降低精心设计的 $I_{on}/I_{off}$ 比率 [T2]。此外，纳米尺度 密集布局中相邻接触孔的近距离接触要求严格的 CD 控制，以防止接触金属与相邻栅极结构之间发生横向短路 [A2]。因此，该工艺必须谨慎处理介于“刻蚀停止”（由过多的聚合物堵塞窄孔引起）与选择比损失（由过高的离子能量侵蚀保护性聚合物引起）之间的狭窄工艺窗口 [P4]。