W Deposition（CONTACT #122）

在接触插塞的选择上，CVD 钨普遍优于物理气相沉积（PVD）金属，这是因为受表面反应控制的 CVD 工艺能为高深宽比通孔提供必要的台阶覆盖率 [P4]。

W 沉积步骤是形成导电接触插塞的主要填隙工艺，用于连接下层的硅源/漏极或栅极区域与后续的首层金属（MET0）[P4]。在此步骤之前，需沉积一层 Ti/TiN 叠层，以提供欧姆接触界面并充当扩散阻挡层 [P1]。如果没有这种共形 TiN 阻挡层，W 沉积过程中使用的高反应性六氟化钨（WF6）前驱体会剧烈侵蚀下层的硅或硅化物，导致器件性能严重退化 [P1, P3]。