40nm BSI CMOS Image Sensor预览

Post CMP Cleaning

112/ 417

Metal 0 Gate and S/D Contact Opening - Photo

PMD 3 Etch
112Metal 0 Gate and S/D Contact Opening - Photo113PMD 3 Etch114PMD 2 Etch115PMD 1 Etch116CESL 2 - Etch117CESL 1 - Etch118Pad Oxide Etch119Poly/Si Back Etch120Ashing & Strip/Clean121Ti/TiN Deposition122W Deposition123W CMP124TiN/Ti CMP

工艺截面图

CONTACT · A1 · CN0 lithography · One maskFD node (31P+)VT adjust (11B+, periphery channel)SiO2 liner (SACVD)SiO2 (SACVD bulk fill)n+ S/D (31P+)n+ N-well contact (31P+)p+ surface passivation (10B+)Liner SiO2 (RTP thermal)P-well (pixel array, 11B+)P-well (periphery, 11B+)PD N-well (31P+)N-well (periphery, 31P+)SiP-well (implanted region)photoresist (KrF)PMD 3 (SiO2 · CMP overburden)PMD 2 (SiO2 · body segment)PMD 1 (SiO2 · bottom segment)CESL 2 (SiNO)SiNCESL 1 (SiN)PolySWS pad ox (SiO2, PECVD)gate ox (SiO2, thermal)IO/HV gate ox (SiO2; relative thickness shown schematically; IO device not shown in this cross-section)n- LDD (31P+, self-aligned)P-pinning (11B+)P+ VSS contact (11B+)

本步要点

CN0图形定义形成保留用于PMD 3、PMD 2和PMD 1刻蚀步骤的光刻胶开口,避免三次独立光刻循环 (Engineering Practice)。

原理展开

此光刻步骤定义了精确的空间坐标,用于通过前段介质(PMD)堆叠层蚀刻垂直接触孔,从而将初始金属化层连接至晶体管栅极和源极/漏极(S/D)端子 。在完成之前的 PMD 沉积和化学机械平坦化(CMP)后,晶圆表面变得极其平整,为高分辨率光学光刻提供了最佳焦平面 。与仅用于遮挡离子注入的注入光刻步骤,或用于定义宽水平布线的金属线光刻不同,此特定步骤必须对成像层进行图案化,使其能够承受后续穿过厚 PMD 的高深宽比各向异性等离子体蚀刻

。这些开口的精确定义至关重要,因为它决定了硅化物表面最终金属与半导体界面的几何面积,从根本上限制了器件的寄生接触电阻 。其核心物理机制包括将光敏聚合物光刻胶暴露于空间调制光下,随后通过湿法化学显影去除可溶区域,并将所需的接触孔图案转移到成像层中 。由于随后的 PMD 蚀刻依赖于高能量且具有方向性的反应离子蚀刻(RIE),因此图案化的光刻胶必须充当坚固的物理和化学掩模 。光刻胶需要具备足够的机械刚度以防止图案坍塌,这种坍塌通常是由湿法显影干燥阶段产生的强烈毛细管力所引起的 。为了在激进的氟碳基等离子体化学环境中存活,光刻胶必须保持高等离子体蚀刻抗性,这一特性可通过在聚合物基质中引入无机网络来增强 。如果光刻胶缺乏足够的结构完整性,高密度自由基和离子的持续轰击将侵蚀掩模,导致图案保真度严重下降及不可接受的尺寸扩大 。

在此光刻步骤中实现的尺寸精度决定了基本的器件传输参数 。MOSFET 的总串联电阻会严重降低驱动电流,且该电阻在很大程度上取决于高掺杂源/漏极扩散区与沉积接触金属之间建立的接触电阻 。通过确保图案化开口精确落在自对准硅化物(salicide)区域上,该集成方案最大限度地减小了连接物理接触点与反型沟道的薄层电阻分量 。如果光刻定义的开口过大,随后的蚀刻过程有暴露并短路相邻特征的风险;相反,如果开口过小,则会大幅限制电流流动的横截面积,导致局部电流拥挤并升高接触电阻 。此外,在光刻胶下方施加底部抗反射涂层(BARC)以抑制光学驻波,从而确保显影后的光刻胶侧壁保持垂直,实现精确的图案转移 (工程实践)。在 40nm 节点处,栅电极与相邻 S/D 接触孔之间的物理间距受到极大限制,已接近光学系统的基本衍射极限 。为了抵消光学畸变,工程师们在光掩模的光学邻近修正(OPC)上投入了巨大努力,以确保实际印刷的特征能可靠地符合设计布局尺寸 。向深亚微米设计规则的转变呈指数级增加了接触孔的深宽比,这就要求成像层既要足够薄以避免湿法显影坍塌,又要具备足够的化学耐久性以承受长时间的等离子体暴露 。

风险与挑战

  • [高] 光刻胶图案坍塌 (Photoresist Pattern Collapse):具有高深宽比的光刻胶结构在湿法显影和干燥阶段会受到表面张力和毛细力的作用,导致物理倾斜或断裂 。这种失效会物理性地阻挡下方电介质的刻蚀,从而导致 S/D 或栅极接触点缺失,并引发晶体管完全开路故障 。

  • [高] 接触孔关键尺寸 (CD) 变化:曝光剂量、焦平面稳定性或曝光后烘烤温度的微小波动都可能改变显影后接触孔的精确直径 (工程实践)。由于线性区驱动电流直接受到寄生电阻的调制,接触孔开口面积的任何减小都会使接触电阻分量呈指数级增加,并抑制器件的整体性能 。

  • [中] 套刻对准偏差 (栅极与源/漏极短路):如果光刻图案相对于下方的有源区发生横向对准偏差,随后的各向异性刻蚀可能会穿透隔离栅极与 S/D 区域的电介质侧墙 。这种物理侵蚀会破坏必要的静电隔离,导致栅极与 S/D 端子之间发生灾难性的电气短路 (工程实践)。

  • [中] 线边缘粗糙度 (LER) 恶化:在显影后的光刻胶图案周边产生的微观粗糙度,可能会在等离子体刻蚀过程中加剧并转移到下方的电介质中 。这种局部的几何形变使得后续无阻挡层金属(如钌)的沉积变得复杂,可能导致界面质量变差并产生局部空洞 。

登录后继续阅读全部 417 步

邮箱注册已有账号登录

相关步骤

  • PMD 3 Etch
  • PMD 2 Etch
  • PMD 1 Etch
  • CESL 2 - Etch
  • CESL 1 - Etch
  • Pad Oxide Etch