40nm BSI CMOS Image Sensor预览

Poly/Si Back Etch

120/ 417

Ashing & Strip/Clean

Ti/TiN Deposition
112Metal 0 Gate and S/D Contact Opening - Photo113PMD 3 Etch114PMD 2 Etch115PMD 1 Etch116CESL 2 - Etch117CESL 1 - Etch118Pad Oxide Etch119Poly/Si Back Etch120Ashing & Strip/Clean121Ti/TiN Deposition122W Deposition123W CMP124TiN/Ti CMP

工艺截面图

CONTACT · A9 · Ashing & Strip/CleanVT adjust (11B+, periphery channel)SiO2 liner (SACVD)SiO2 (SACVD bulk fill)n+ S/D (31P+)n+ N-well contact (31P+)p+ surface passivation (10B+)Liner SiO2 (RTP thermal)P-well (pixel array, 11B+)P-well (periphery, 11B+)PD N-well (31P+)N-well (periphery, 31P+)SiP-well (implanted region)PMD 3 (SiO2 · CMP overburden)PMD 2 (SiO2 · body segment)PMD 1 (SiO2 · bottom segment)CESL 2 (SiNO)SiNCESL 1 (SiN)PolySWS pad ox (SiO2, PECVD)gate ox (SiO2, thermal)IO/HV gate ox (SiO2; relative thickness shown schematically; IO device not shown in this cross-section)n- LDD (31P+, self-aligned)P-pinning (11B+)P+ VSS contact (11B+)FD node (31P+)

本步要点

湿法清洗化学品的选择在很大程度上取决于既要保护暴露的敏感材料,又要去除深层嵌入残留物的需求 。

原理展开

在接触孔(contact)工艺模块中,经历了 CESL 1、焊盘氧化层(Pad Oxide)以及 Poly/Si 回刻(Back Etch)等严苛的工序序列后,晶圆表面会残留高度交联的光刻胶壳层和复杂的氟碳化合物刻蚀后残留物(PER)。这一特定的去胶/清洗(Ashing & Strip/Clean)步骤至关重要,因为它直接位于 Ti/TiN 阻挡层沉积之前,而后者需要一个超净界面以形成低电阻欧姆接触 。与早期仅处理大面积介质刻蚀的去胶步骤不同,该步骤必须在不氧化暴露硅衬底、也不

侵蚀周围侧墙(spacer)和 CESL 结构的前提下,彻底清除高深宽比接触孔底部 。任何残留的侧壁聚合物或接触孔底部未清洗干净,都会大幅增加比接触电阻,或妨碍后续金属层的良好附着 。

去除过程通常始于氧基等离子体去胶(ashing)步骤,以气化大量光刻胶,但传统的高温(例如 275 °C)去胶可能会导致光刻胶交联硬化,留下顽固的富碳聚合物残留 。为缓解这一问题,通常采用原位(in-situ)低温等离子体去胶,以平衡反应性刻蚀与表面钝化,防止光刻胶外壳受热硬化 。干法去胶后,需要进行湿法去胶/清洗,以溶解纯等离子体无法去除的高度交联含氟及含碳聚合物 。湿法化学工艺通过降低剥离反应的表观活化能,促进聚合物主链断裂及光刻胶链的氧化 。或者,可以在湿法清洗前使用紫外线(UV)辐照,诱导 C-C 键和 C-F 键发生光化学断裂,降低氟碳残留物的交联密度,使其能够被溶剂彻底溶解 。

湿法清洗化学品的选择在很大程度上取决于既要保护暴露的敏感材料,又要去除深层嵌入残留物的需求 。配方通常结合了特定的氧化剂(如铵盐)和缓蚀剂(如伯烷基胺),这些成分在选择性钝化脆弱表面的同时氧化目标残留物 。由于在之前的介质层和 CESL 刻蚀中广泛使用了氟碳等离子体以确保各向异性,产生的侧壁聚合物具有高度氟化特性,对标准水溶液清洗具有抗性 。因此,通常选用混合了特定添加剂的先进溶剂,或辅助机械能量(如兆声波),以弱化聚合物结构并剥离残留物,同时避免造成介质过度刻蚀或临界尺寸(CD)损失 。

在 40nm 节点,接触孔具有极高的深宽比,且应变 CESL 层的位置邻近,使得这些结构对等离子体损伤和强化学侵蚀高度敏感 。传统的等离子体去胶(descum)或纯 HF 水溶液清洗可能会导致不可接受的尺寸损失,或损坏应变诱导层 。因此,该步骤通常采用经过仔细优化的低损伤方案——例如 UV 改性结合先进有机溶剂——以确保接触孔底部处于完美准备状态 。这种原始的表面准备工作从根本上确保了比接触电阻保持在足够低的水平,从而实现高性能器件的运行 。(工程实践)

风险与挑战

  • [High] 接触电阻退化:如果接触孔底部的富碳或含氟碳刻蚀后残留物未被彻底清除,它们会形成一层绝缘界面层,从而增加比接触电阻 。这通常是由常规高温去胶(ashing)工艺过程中的光刻胶硬化所引发的 。

  • [High] 侧壁聚合物残留清除不完全:如果在之前的 CESL 和垫氧化层(pad oxide)刻蚀过程中产生的高度交联氟碳聚合物的交联密度未能充分降低,则难以通过标准的湿法溶解工艺将其去除 。若未能清除这些侧壁聚合物残留,会阻碍后续 Ti/TiN 沉积过程中的良好附着与共形覆盖 。

  • [Medium] 关键尺寸 (CD) 损失:如果湿法清洗液过度依赖强力刻蚀剂来剥离聚合物,可能会导致电介质过度刻蚀,造成不可接受的尺寸损失 。在 纳米尺度 高密度阵列中,这种 CD 的扩大可能导致结构坍塌或相邻接触孔之间的短路 (工程实践)。

  • [Medium] 衬底氧化:过于激进的氧化性清洗化学品或过度的氧等离子体暴露,可能会在接触孔底部无意中氧化露出的硅 。这种氧化物阻挡层会破坏后续欧姆接触的形成,从而提高势垒高度并降低驱动电流 。

登录后继续阅读全部 417 步

邮箱注册已有账号登录

相关步骤

  • Metal 0 Gate and S/D Contact Opening - Photo
  • PMD 3 Etch
  • PMD 2 Etch
  • PMD 1 Etch
  • CESL 2 - Etch
  • CESL 1 - Etch