40nm BSI CMOS Image Sensor预览

层刻蚀）不同，这一特定步骤是一种精细的界面制备工艺，专为清理金属-半导体边界而设计，且不会损耗下方的衬底 [A2]。该步骤的核心物理机制依赖于高选择性的化学干法刻蚀，而非剧烈的物理溅射 [P1]。传统的 Ar 等离子体溅射虽然可以去除自然氧化层，但会诱发严重的硅晶格损伤，从而降低接触电阻和成品率 [P1]。为避免这种情况，采用了原位干法化学清洗，其中远端等离子体（remote plasma）会产生诸如 NH4F 之类的反应物种，与 SiO₂ 进行选择性反应 [P1]。这种化学反应会生成挥发性或可升华的氟硅酸盐，例如 (NH4)2SiF6 [P1]。由于该化学反应对氧化层具有高度选择性，且不涉及对硅晶格的高能离子轰击，因此硅衬底得到了本质上的保护 [P1]。随后，通过热控升华工艺将这些盐类从晶圆表面去除 [P1]。选择干法化学刻蚀而非传统湿法清洗的原因在于 纳米尺度 接触孔具有高深宽比，在此结构下，表面张力限制了水溶液的渗透和冲洗效率 [P1]。通过利用气相远端等离子体工艺，反应物种能够均匀地到达深接触孔底部 （工程实践）。反应物流量、等离子体强度以及精确的晶圆温度控制等工艺参数严格决定了反应动力学及后续固体副产物的升华速率 [P1]。在升华阶段，如果热能不足会导致盐残留物去除不完全，这会物理性地阻碍随后的 Ti 金属化过程，并破坏低电阻 C54-TiSi2 相的形成 [P1]。相反，对预刻蚀时间和温度的细致优化可确保在保持接触孔结构完整性的同时实现最佳的氧化层去除效果 [P1]。在 40nm 节点，可用于接触的物理面积显著减小，这意味着界面特性主导了晶体管的总串联电阻 [T1]。任何残留的界面氧化层都会起到绝缘层的作用，由于金属-半导体结处的载流子隧穿限制，电阻会呈指数级增加 [T2]。对于 BSI CMOS 图像传感器而言，高均匀性和低电阻的直接 Ti 接触是防止像素间电气差异的必要条件 [P1]。因此，这种针对性的衬垫氧化层刻蚀对于弥合深亚微米几何尺寸缩放与理想载流子注入行为之间的差距至关重要 [T3]。