40nm BSI CMOS Image Sensor登录后免费

在完成 PMD 1 和 CESL 干法刻蚀步骤后，接触孔会被物理刻蚀至硅源/漏极区域 [P3]。然而，暴露的硅表面不可避免地会残留或重新生长一层薄薄的自然氧化层或衬垫氧化层（pad oxide）[P1]。为了实现低接触电阻，必须在 Ti/TiN 沉积前彻底去除这种界面氧化层 [T1]。此衬垫氧化层刻蚀（Pad Oxide Etch）步骤可为可靠的 Ti 硅化物形成提供所需的原始硅表面，这是像素区域实现低电阻集成接触的主要前提 [P1]。