40nm BSI CMOS Image Sensor预览

Post CMP Cleaning

148/ 417

Low Temperature Anneal

PMD 5 - Deposition
133Metal 1 Gate, S/D Contact Opening - Photo134PMD 4 Etch135PMD 3 Etch136PMD 2 Etch137PMD 1 Etch138CESL 2 - Etch139CESL 1 - Etch140Pad Oxide Etch141Ashing & Strip/Clean142Ti Deposition143TiN Deposition144W Deposition145W CMP146TiN/Ti CMP147Post CMP Cleaning148Low Temperature Anneal

工艺截面图

CONTACT · B16 · Low Temperature Anneal (TiSi form)n- LDD (31P+, self-aligned)P-pinning (11B+)P+ VSS contact (11B+)FD node (31P+)VT adjust (11B+, periphery channel)SiO2 liner (SACVD)SiO2 (SACVD bulk fill)n+ S/D (31P+)n+ N-well contact (31P+)p+ surface passivation (10B+)Liner SiO2 (RTP thermal)P-well (pixel array, 11B+)P-well (periphery, 11B+)PD N-well (31P+)N-well (periphery, 31P+)SiP-well (implanted region)PMD 4 (SiO2)MET0 (W)PMD 3 (SiO2 · CMP overburden)W (contact fill)PMD 2 (SiO2 · body segment)TiN (barrier)Ti (adhesion)Ti/TiN linerPMD 1 (SiO2 · bottom segment)CESL 2 (SiNO)SiNCESL 1 (SiN)PolySWS pad ox (SiO2, PECVD)gate ox (SiO2, thermal)IO/HV gate ox (SiO2; relative thickness shown schematically; IO device not shown in this cross-section)TiSi (low-temp anneal)

本步要点

如果使用成形气体(Forming gas)环境,氢气会扩散穿过介质网络到达下方的硅-二氧化硅界面,钝化硅悬挂键并降低界面态密度 。

原理展开

该低温退火位于接触孔形成(W CMP 及 CMP 后清洗)之后、第一层金属布线(M1)之前,作为关键的稳定和钝化阶段 。在之前的接触孔金属化过程中,钛(Ti)和氮化钛(TiN)衬层以及钨(W)塞的沉积引入了巨大的热机械应力,而化学机械抛光(CMP)产生的剪切力进一步加剧了这种应力 。随后的退火工艺旨在消除这种薄膜应力、致密化金属塞微观结构,并在后续金属间介质层(PMD 5)密封结构之前钝化工艺诱导的界面态 。在 CMOS 图像传感器(

CIS)的特定背景下,最大限度地减少这一阶段的界面态对于抑制陷阱辅助隧穿和暗电流的产生至关重要 。其主要的物理机制涉及接触金属的热弛豫以及金属与硅化物界面间的微观结构稳定化 。在接触孔底部,钛衬层与下方的硅或既有的硅化物相互作用,以确保形成低电阻欧姆接触 。根据接触物理学定义,总接触电阻由金属-半导体界面处的肖特基势垒高度决定,该高度取决于金属的功函数和半导体的电子亲和能 。该退火提供的热能促进了 W/TiN 和 TiN/Ti 界面处的局部原子重排,从而最大限度地减少微孔并降低界面接触电阻 。同时,如果使用成形气体(Forming gas)环境,氢气会扩散穿过介质网络到达下方的硅-二氧化硅界面,钝化硅悬挂键并降低界面态密度 。之所以选择严格的低温工艺,是因为前段工艺(FEOL)结构中已经形成了自对准硅化物,这类硅化物对热预算高度敏感 。例如,先进的接触方案通常采用硅化镍(NiSi),这是由于其形成温度低且对线宽的依赖性小 。然而,NiSi 的形貌并不稳定,如果暴露在超过其狭窄热力学稳定窗口的温度下,容易发生团聚或相变 。因此,退火温度必须保持在这些关键硅化物相的降解阈值以下,以确保源极/漏极接触的低电阻特性得以维持 。对温度、时间和环境气体的精确控制,决定了在充分释放应力与防止金属非预期扩散或硅化物团聚之间所达成的权衡 。在 纳米尺度 技术节点中,极度缩小的接触孔尺寸提升了阻挡层和衬层材料相对于主体钨的比例,加剧了局部应力,并增加了接触孔出现空洞的风险 。此外,在背照式(BSI)CMOS 图像传感器中,前段金属化必须保持卓越的完整性和极低的缺陷率,因为任何前段应力或界面陷阱都会显著降低像素的噪声性能和暗电流特性 。该低温退火作为进入后段工艺(BEOL)铜互连模块前的最后一道前段界面调节工序,在电气激活需求与纳米级硅化物的严格热限制之间实现了精细平衡 。

风险与挑战

  • [高] 硅化物团聚与接触电阻增加:如果退火温度超过了先进硅化物(例如 NiSi)的稳定性窗口,硅化物薄膜可能会发生形貌退化和团聚 。这种热诱导的不稳定性会使界面粗糙化并破坏连续的低电阻相,从而急剧增加源/漏极串联电阻 。

  • [中] 界面陷阱残留(高暗电流):退火时间不足或环境气体扩散不充分,会导致底层 Si-SiO₂ 界面处的悬挂键无法完全钝化 。在 BSI CMOS 图像传感器中,这些未钝化的界面态充当产生-复合中心,直接导致暗电流升高并降低像素噪声性能 。

  • [中] 应力释放不完全与接触孔空洞:如果热预算过低,在钨沉积及随后的 CMP 工艺中积累的热机械应力将无法得到充分缓解 。这种残余应力会驱动 W/TiN 界面处的空位迁移,最终成核形成微小空洞,从而增加插塞电阻或导致开路 (工程实践)。

  • [低] 阻挡层失效与金属扩散:过高的热能会损害 TiN 阻挡层的完整性,导致钨或钛原子扩散到周围的介质或底层的硅结中 。此类金属扩散会在半导体晶格中引入深能级陷阱,导致结漏电流增加并可能引发器件失效 。

登录后继续阅读全部 417 步

邮箱注册已有账号登录

相关步骤

  • Metal 0 Gate and S/D Contact Opening - Photo
  • PMD 3 Etch
  • PMD 2 Etch
  • PMD 1 Etch
  • CESL 2 - Etch
  • CESL 1 - Etch