40nm BSI CMOS Image Sensor预览

确保了下方的硅化物和外延源/漏极区域不会过早暴露，从而在深层 PMD 清除过程中保护敏感的有源区免受严重的过刻蚀损伤 [P1]。非晶氢化氮化硅（a-SixNyHz）CESL 的刻蚀依赖于利用精细平衡的碳氟化合物等离子体进行的反应离子刻蚀（RIE） [P1]。其基本机制涉及在氮化物表面持续沉积碳氟化合物（CF）聚合物薄膜，并辅以驱动材料化学去除的物理离子轰击 [P3]。与刻蚀时释放氧气以挥发聚合物的二氧化硅不同，氮化硅缺乏内部氧源，导致 CF 薄膜增厚并耗散入射离子能量 [P3]。为了维持刻蚀过程而不停止，必须针对离子能量精确调节反应性物种通量（尤其是 CFx 自由基），以穿透稳态聚合物层 [P3]。该反应最终形成挥发性的氟化副产物，严格在接触孔定义的几何边界内清除 CESL 2 层 （工程实践）。该步骤选用高定向性的各向异性干法刻蚀方法，以保持在 PMD 刻蚀期间定义的高深宽比接触孔的关键尺寸 [P3]。等离子体化学参数（如聚合气体与惰性载气及痕量氧化剂的比例）会进行动态调整，以调节瞬态 CF 聚合物的厚度 [P3]。如果自由基通量过高，聚合物层会过度增厚，导致刻蚀速率呈指数级降低，并最终引发完全刻蚀停止的情况 [P3]。相反，聚合物形成不足会降低对下方 CESL 1 层或相邻侧墙结构的刻蚀选择比，导致不可控的剖面弯曲或侧墙侵蚀 [A2]。此外，工艺压力和射频（RF）偏压的选择直接决定了平均自由程和垂直电场，进而从物理上控制轰击离子的轨迹和能量 （工程实践）。在 40nm 节点，持续的几何尺寸微缩急剧减小了可用的接触面积，从而反向增加了本征接触电阻 [A1]。因此，CESL 2 刻蚀必须在最小化横向各向同性刻蚀的情况下执行，以防止接触孔关键尺寸（CD）扩大，因为这极易导致接触金属与相邻金属栅极之间发生致命的电气短路 [A2]。由于 PECVD SiN CESL 是改变硅晶格常数并增强沟道载流子迁移率的机械应力的主要来源，因此保持接触孔周围未刻蚀薄膜的结构完整性至关重要 [P1]。双层 CESL 分步顺序允许等离子体参数在化学侵蚀性上逐步降低，确保最终的接触界面（可能采用特殊的倾斜或凹槽剖面以最大化电接触面积）不受等离子体诱导的晶格损伤 [A2]。