40nm BSI CMOS Image Sensor预览

触，其中将接触电阻率降至最低对于高速器件的运行至关重要 [T1]。其物理机制依赖于反应离子刻蚀（RIE），该过程通过化学自由基反应与物理离子轰击之间的协同作用来实现 [P3]。在等离子体腔室内，射频辉光放电将工艺气体离解为活性中性自由基、正离子和电子 [P3]。直流自偏压将带正电的离子垂直加速射向衬底表面，赋予刻蚀轮廓所需的强方向性 [A1]。在此过程中，定向的重离子对沟槽底部进行物理轰击，以清除钝化聚合物层，从而允许中性化学自由基与暴露的介质发生反应并形成挥发性副产物 [P4]。侧壁聚合物钝化与底部离子辅助材料去除之间的这种精确平衡，确保了具有极小横向侧蚀的强各向异性轮廓 [P2]。在此纳米级节点，等离子体干法刻蚀是必不可少的，因为传统的湿法化学刻蚀具有高度各向同性，完全无法满足深亚微米关键尺寸（CD）的要求 [P2]。必须仔细调节工艺参数，特别是聚合物沉积前驱体与活性刻蚀物种的比例，以维持对光刻胶掩模的高选择比 [P4]。增加偏置电压和离子能量会增强物理溅射速率和垂直度，但过高的动能传递可能会在半导体界面处诱发电气损伤、晶格位错和悬挂键 [P1]。此外，随着刻蚀进程中接触孔深宽比的增加，反应物传输受限和离子通量衰减会导致 RIE-lag 效应，这是一种会导致更深特征刻蚀速率急剧下降的物理现象 [P2]。为了补偿 RIE-lag 并保持稳定的刻蚀进度，通常需要采用工艺调制策略（例如调整步进时间或操纵离子通量），以在不同深度保持恒定的刻蚀速率 [P4]。在 纳米尺度 背照式（BSI）CMOS 图像传感器中，精确控制接触孔的关键尺寸对于保持致密互连之间的物理间距并防止灾难性漏电至关重要 [T2]。如果 PMD 4 的刻蚀轮廓出现鼓包或锥形，将直接降低相邻电路节点之间的物理隔离度，加剧随器件微缩而呈指数级增长的关断态亚阈值漏电流 [T2]。此外，在此 PMD 上层阶段进行严格的各向异性刻蚀，可确保后续的导电通孔金属化过程能够无空洞地完成，从而为传感器阵列提供低阻抗的信号通路 [A2]。