40nm BSI CMOS Image Sensor预览

SiN Hard Mask Deposition

26/ 417

SiO Hard Mask Deposition

Pre Litho Cleaning
25SiN Hard Mask Deposition26SiO Hard Mask Deposition27Pre Litho Cleaning28Shallow Trench Isolation - Photo29Oxide Etch30Nitride Etch31Si Etch32Ashing & Strip/Clean33Trench Sidewall Passivation34STI Liner Oxidation35STI Fill Conformal CVD Liner36STI Fill Liner Etchback37Oxidation Preaclean38STI Fill Conformal CVD Oxide39STI Fill Post Clean40STI Conformal CVD Anneal41Pre-CMP Oxide Deposition42STI CMP43STI CMP Post Cleaning44STI Final Densification Anneal45Wet Deglaze Etch46SiN Strip47Blanket B Well Implant

工艺截面图

STI · S2 · SiO Hard Mask Deposition (PECVD)SiO2SiNSi

本步要点

优化的氧化物表面为STI光刻模块中后续使用的抗反射涂层和光刻胶层的粘附提供了合适的能态和化学终端 。

原理展开

在40nm BSI CMOS图像传感器中，SiO硬掩模沉积步骤是浅沟槽隔离（STI）模块内的一个关键图形转移层 。该二氧化硅层紧随SiN硬掩模沉积之后，构成了实现高保真度沟槽定义所需的复合硬掩模堆叠 。随着器件尺寸缩小至纳米级，仅靠光刻胶本身缺乏刻蚀深沟槽或高深宽比沟槽所需的物理刻蚀抗性，因此必须采用中间牺牲层 。该特定的SiO层不同于早期的深沟槽隔离（DTI）硬掩模，因为它是专为浅层、密集有源区隔离而设计，用于对下方的SiN和衬底进行图形化，而非用于深、高深宽比

的像素边界隔离 。在此沉积步骤之后，晶圆进入光刻和氧化物刻蚀环节，该SiO薄膜会将图形化的光刻胶设计精确转移到下方的稳固SiN层中 。

二氧化硅硬掩模的沉积通常依赖于化学气相沉积（CVD）技术，通过前驱体气体在加热的晶圆表面附近或表面发生反应，形成固体介质薄膜 。其化学反应动力学涉及含硅前驱体和氧化剂在衬底上的吸附，随后进行表面迁移和副产物脱附 。所得薄膜的密度和机械应力直接由沉积温度、等离子体功率和气体比例决定 。管理该沉积薄膜的内应力至关重要，因为沉积氧化物、底层氮化硅和硅衬底之间热膨胀系数的不匹配可能会导致结构弯曲或局部缺陷 。粘弹性模型表明，沉积期间或沉积后的结构重排会产生机械力，必须对其进行精细调节，以防止衬底损伤和迁移率退化 。

选择二氧化硅作为顶部硬掩模材料，主要是因为它对上方的光刻胶和下方的氮化硅层具有优异的刻蚀选择性 。在随后的各向异性反应离子刻蚀（RIE）步骤中，基于聚合物的光刻胶、SiO层和SiN层之间不同的材料去除速率，使得在不发生过早掩模侵蚀的情况下实现精确的尺寸控制成为可能 。沉积参数（如前驱体流量和RF功率）经过优化，以平衡沉积速率与薄膜的保形性和密度 。更致密的氧化物提供更好的刻蚀抗性，但可能会增加压应力，这可能通过热-机械-结构耦合无意中影响附近有源区的载流子迁移率 。此外，优化的氧化物表面为STI光刻模块中后续使用的抗反射涂层和光刻胶层的粘附提供了合适的能态和化学终端 。

在40nm BSI CMOS图像传感器架构中，有源区节距非常紧凑，要求近乎完美的图形保真度，以最大限度地减少电串扰和边缘漏电 。在这些纳米尺寸下，初始硬掩模开口过程中的任何线边缘粗糙度或关键尺寸（CD）损失，都可能转化为不对称的沟槽轮廓，从而导致电场在沟槽拐角处集中，并引发有害的晶体管双峰现象 。采用SiO/SiN复合掩模通过允许使用高选择性的氟碳化学品刻蚀顶部SiO层，为更深层的SiN和硅刻蚀提供了垂直且稳固的模板，从而降低了这些风险 。

风险与挑战

  • [高] 硬掩模分层 (Hard Mask Delamination)：由新沉积的 SiO 层与底层 SiN 薄膜之间极端的内应力梯度驱动，该应力可能超过界面附着力 。这种热机械失配会导致薄膜剥离或开裂，从而在随后的刻蚀过程中导致灾难性的图形转移失败 （工程实践）。

  • [中] 刻蚀抗性不足 (Insufficient Etch Resistance)：由前驱体解离不完全或沉积温度过低引起，导致形成物理密度较低的多孔氧化物网络 。多孔 SiO 掩模在随后的 RIE 过程中会被过快刻蚀，导致关键尺寸 (CD) 损失，并过早露出底层的 SiN 。

  • [中] 颗粒产生与针孔 (Particle Generation and Pinholes)：当由于前驱体流量比或腔室压力未优化导致发生气相成核时，会形成落于晶圆表面的宏观颗粒 。这些颗粒会在硬掩模中产生微掩蔽效应或针孔，最终在沟槽刻蚀过程中转移至衬底，导致局部的电学隔离失效 。

登录后继续阅读全部 417 步

邮箱注册已有账号登录

相关步骤

  • SiN Hard Mask Deposition
  • Pre Litho Cleaning
  • Shallow Trench Isolation - Photo
  • Oxide Etch
  • Nitride Etch
  • Si Etch