40nm BSI CMOS Image Sensor预览

制几何轮廓，从而实现最佳的下游间隙填充集成 [P1]。

该步骤的物理机制依赖于高选择性、低损伤的化学蚀刻，通常利用含有NH3和NF3气体的下游等离子体 [P1]。远程等离子体中产生的活性中性物质扩散到沟槽内，与SiO₂衬垫发生反应，形成挥发性或可升华的中间产物，例如氟硅酸铵盐 ((NH4)2SiF6) [P1]。该反应从根本上不同于物理离子轰击，因为它利用固-气相变原理实现材料去除，而不会损伤底层的硅晶格 [P1]。蚀刻过程本质上受到活性反应物质通过新形成盐层的扩散限制 [P1]。因此，蚀刻速率随时间减慢，表现出一种自限制行为，从而能够精确控制蚀刻深度和沟槽的最终轮廓 [P1]。随后的温和加热步骤将盐层升华，留下一个洁净、重塑后的氧化物表面 [P1]。选择下游化学干法蚀刻而非传统反应离子刻蚀（RIE），是出于消除离子诱导损伤并严格控制纳米级蚀刻量的需求 [P1]。

主要的控制参数是NF3与NH3的气体比例、等离子体暴露时间和升华温度 [P1]。调整这些参数可以控制反应动力学及盐分形成的空分布，进而直接影响最终的侧壁斜率和衬垫开口尺寸 [P1]。由于氟原子迅速反应形成所需的中间化合物，该工艺有效地重构了沟槽边界 [P3]。然而，管理该工艺需要仔细优化，以避免衬垫在沟槽底部被完全去除，因为衬垫必须被保留下来以缓冲机械应力并防止有源区产生晶格缺陷 [P4]。

对于40nm BSI CMOS图像传感器而言，确保原始的像素隔离对于最大限度减少暗电流和相邻光电二极管之间的电串扰至关重要 [P2]。在这种深亚微米缩放尺寸下，沟槽的高宽比已达到足够高，以至于标准的次大气压CVD（SACVD）或高密度等离子体（HDP）工艺在没有轮廓工程的情况下，无法提供无空洞的填充 [P1]。引入这种衬垫-蚀刻-间隙填充（L-E-G）序列，使制造商能够动态改善沟槽侧壁斜率，人为降低最终间隙填充步骤所面临的有效高宽比 [P1]。这使得在无需采用全新的、未经根本验证的间隙填充介电材料的情况下，能够成功集成可靠的隔离结构 [A1]。