在 STI CMP 和最终致密化退火之后，晶圆表面由平坦化的 STI 氧化层和底层的氮化硅 (SiN) 衬垫层组成 。在化学机械抛光工艺中，SiN 衬垫顶部通常会残留氧化物，或者 STI 氧化层需要进行轻微的凹陷（recess）以准备后续的 SiN 去除工艺 。湿法去釉刻蚀（Wet Deglaze Etch）可去除该残留氧化层，确保后续的热磷酸浴能够均匀接触并去除 SiN 层，而不会受到氧化物微掩模的阻挡 。如果氧化物未被彻底去除，SiN 的去除将不均匀，可能会
破坏后续的全局 B well 注入和阱氧化层生长步骤 。去釉工艺依赖于二氧化硅的湿法化学溶解，通常使用高选择性的氢氟酸 (HF) 基溶液 。其核心机制涉及刻蚀剂与氧化物表面的化学反应，表现为动力学控制的表面反应，而非受质量传递限制的过程 。由于前一道工序是高温致密化退火，STI 填充氧化层已经历了结构重排和粘弹性弛豫 。这种致密化确保了 HF 刻蚀能在整个 STI 结构上以各向同性且可预测的速率进行，避免了在未退火或高孔隙率介质膜中出现的快速、局部刻蚀现象 。与用于去除衬垫氧化物和凹陷浅沟槽隔离结构的强 HF 湿法刻蚀类似，此去釉步骤精确定义了最终的介质形貌 。相比干法反应离子刻蚀，选择湿法化学工艺是因为它对下层的 SiN 衬垫层具有近乎无限的选择性，从而防止了等离子体对有源区结构造成的损伤 。湿法处理提供了温和、无损伤的表面调节，这对于维持先进半导体制造中的光滑界面至关重要 。刻蚀剂浓度、温度和浸泡时间等工艺参数经过精心调节，以控制去除氧化物的精确量 。控制去釉时间直接决定了 STI 氧化层与有源硅区之间的最终台阶高度，这是最大限度减小拐角电场峰值的关键几何参数 。在 40nm BSI CMOS 图像传感器中，精确控制去釉过程中的 STI 凹陷至关重要，以避免暴露有源区的沟槽拐角 。过刻蚀 STI 氧化层会暴露这些尖锐的沟槽拐角，从而局部增强电场，使器件对电荷俘获和寄生沟道开启变得高度敏感 。这种寄生导电会降低像素漏电流和暗电流性能，这些指标在图像传感器技术中受到严格限制 （工程实践）。因此，湿法去釉必须与致密化退火的应力调制紧密耦合，以确保氧化物去除在孤立和密集有源区阵列上均保持高度均匀 。
风险与挑战
[高] 去除不完全（氧化物微掩膜）：如果湿法刻蚀时间或化学品浓度不足，SiN pad 上会残留氧化物，从而有效阻挡后续的磷酸热刻蚀 。这种局部阻挡会导致 SiN 残留，进而阻碍后续的 B well 整体注入，造成阵列范围内严重的阈值电压偏差 。
[中] STI 氧化物过度凹陷：过度的湿法刻蚀会去除过多的致密化 STI 氧化物，直接暴露出有源硅槽的顶部拐角 。这种拐角暴露会产生局部高电场，从而增强电荷捕获并形成寄生导电路径，从根本上降低器件的隔离性能 。
[中] 因致密化不完全导致的刻蚀速率差异：如果前序的致密化退火导致氧化物结构存在空间分布差异，湿法刻蚀在晶圆上的进行速率将不均匀 。密度较低的区域刻蚀较快，导致 STI 台阶高度不一致，进而对沟道应力分布和载流子迁移率产生负面影响 。