40nm BSI CMOS Image Sensor预览

会直接决定有源硅区的最终物理宽度，而这从根本上决定了 MOSFET 的有效沟道宽度及其由此产生的线性区漏源电流 [T1]。作为稳健的硬掩模，图案化的氮化物可确保后续的深硅槽刻蚀能够在不侵蚀受保护有源区的情况下进行 [P1]。

此步骤的物理和化学操作依赖于低压放电等离子体，它将物理离子轰击与化学自由基反应协同耦合 [P1]。该工艺通常采用氟碳基气体化学物质，以产生高活性的中性自由基和带正电离子混合物 [P1]。在等离子体反应腔内，鞘层电场将这些离子垂直加速射向晶圆，赋予其方向性的动能，从而物理性地断开暴露薄膜表面上强劲的硅-氮键 [P1]。同时，中性氟基自由基吸附在这些活化位点上，发生化学反应形成挥发性副产物，并被持续从腔体中泵出 （工程实践）。该表面反应机制遵循 Langmuir-Hinshelwood 动力学，这意味着总刻蚀速率在很大程度上取决于吸附活性物质的表面覆盖率 [P1]。垂直离子轰击与自由基吸附的精确同步确保了严格的各向异性刻蚀，防止了光刻掩模下方出现不必要的横向侧蚀 [P1]。之所以选择等离子体干法刻蚀而非湿法刻蚀，是因为随着集成电路特征尺寸缩小至纳米级，湿法化学工艺会面临各向同性轮廓和严重的污染限制，使得真空等离子体处理成为唯一能够实现可靠亚微米图形转移的方法 [P1]。

工艺工程师通过调节进气中的碳氟比，以动态平衡刻蚀速率与材料选择比 [P1]。增加聚合前驱体的比例可增强氟碳钝化层在新建沟槽侧壁上的沉积，从而有效地保护氮化物轮廓免受横向自由基的侵蚀 [P2]。然而，必须避免过度的聚合物沉积，因为它可能导致微掩模效应（micromasking）或过早停止垂直刻蚀 [P2]。此外，调节 RF 偏置功率可以控制离子轰击能量；较高的能量可提高垂直度和刻蚀速率，但必然会降低对底层衬垫氧化物层的化学选择比 [P1]。参数窗口必须受到严格限制，以确保刻蚀能够安全地停在衬垫氧化物上而不发生击穿，因为对底层硅衬底的任何结构性损伤都会在随后的热处理步骤中引发机械应力缺陷 [P3]。

在 纳米尺度 技术节点，STI 结构的深宽比显著提高，增加了隔离失效和填充空洞的风险 [P2]。氮化物刻蚀必须产生极度垂直的轮廓，以确保随后的硅槽侧壁角度大于 80 度，这是防止相邻隔离沟槽在超窄间距下发生合并的几何要求 [P3]。此外，在 纳米尺度 背照式（BSI）CMOS 图像传感器中，保持有源区边缘附近原始的晶体完整性对于抑制暗电流的产生至关重要 [P3]。因此，该等离子体刻蚀步骤依赖于配备精确终点检测功能的可高度控制的真空设备，以便将离子通量精确地终止在衬垫氧化物界面处，从而在避免对底层器件沟道造成有害表面散射效应的同时，最大化隔离裕度 [P1]。