40nm BSI CMOS Image Sensor预览

工艺截面图

本步要点

过度的STI诱导应力可能会产生与有源结耗尽区相交的宏观位错，从而形成应力诱导漏电流（SILC）的主要导电路径。

原理展开

在“STI填充保形CVD氧化物”步骤之后，所沉积的介电薄膜通常具有多孔性，且结构完整性不佳。为充分准备后续的“CMP前氧化物沉积”和“STI CMP”步骤，填充的氧化物必须经过高温热退火处理。此退火工艺可驱除残留杂质，使保形CVD薄膜致密化，并防止CMP研磨液或后续湿法刻蚀剂对隔离氧化物造成过度侵蚀。若无此致密化过程，机械研磨和化学刻蚀步骤将轻易侵蚀质地疏松的沉积态CVD氧化物，从而导致严重的结构碟形凹陷（Dishing）及电气隔离裕度受损 [P

2]。

STI保形CVD退火的核心机制依赖于二氧化硅网络的结构重排。在高温处理过程中，沉积态保形CVD氧化物会发生显著的体积收缩，并根据环境条件本征地产生拉伸或压缩机械应力。然而，在足够高的温度下，氧化物会转变为粘性状态，使累积的弹性应力通过粘弹性流动得以部分释放。这种热致密化有效消除了高深宽比CVD间隙填充工艺中常见的微孔和接缝。此外，高温退火促进了局部的原子扩散和晶格弛豫，从而释放并重新分配了沟槽几何突变拐角处的应力集中。

退火温度曲线和环境气体的选择直接决定了STI模块最终的应力状态和结构质量。较高的退火温度虽能促进氧化物实现更好的致密化并增强粘弹性弛豫，但同时也增加了冷却阶段硅衬底与氧化物之间的热膨胀失配。这种热失配会在沟槽侧壁和底部拐角处引入显著的热机械应力，可能诱发硅位错沿 <111> 滑移面扩展。因此，必须精确平衡热预算和升降温速率，以最大限度地提高氧化物密度，同时严格将残余静水压力控制在硅晶格缺陷产生的临界阈值以下。

在背照式（BSI）CMOS图像传感器的40nm节点，该步骤需要极高的精度，因为机械应力会从根本上改变局部硅带隙和载流子输运特性。过度的STI诱导应力可能会产生与有源结耗尽区相交的宏观位错，从而形成应力诱导漏电流（SILC）的主要导电路径。在图像传感器中，这些漏电路径直接表现为不可接受的暗电流或白像素缺陷 （工程实践）。此外，通过控制局部体-源带隙变窄效应，调节退火参数有助于调控相邻纳米级器件中的寄生双极晶体管作用和扭结效应（Kink-effect）行为。因此，这种致密化退火不仅是一种结构加固步骤，更是维持图像传感器保真度所必需的一种高度灵敏的应力工程机制。

风险与挑战

[高] 应力诱导漏电流 (SILC) / 暗电流退化：在高温致密化过程中，过度的体积收缩会在沟槽拐角处产生显著的热机械应力集中，诱发硅位错沿 <111> 滑移面扩展。如果这些结构缺陷与有源区结耗尽区相交，它们会形成严重的漏电路径，从而灾难性地降低 40nm CIS 像素的暗电流性能。
[中] 致密化不完全导致 CMP 碟形凹陷 (Dishing)：如果退火温度或时间不足，共形 CVD 氧化物将无法完成充分的结构重排，导致其保持过高的孔隙率。这会在随后的 STI CMP 步骤中导致较高的湿法刻蚀速率和加速的机械去除速率，从而引起严重的氧化物碟形凹陷并降低物理隔离裕度。
[中] 带隙变窄与寄生扭折效应 (Kink-Effects)：由于致密氧化物与硅衬底之间的热膨胀系数不匹配，未经优化的冷却升降温速率可能会锁定过高的压应力。这种高静水压力会使邻近有源区的硅带隙局部收缩，从而改变寄生双极型晶体管的开启条件，并加剧扭折效应。
[低] 晶圆翘曲与套刻误差 (Overlay Errors)：正面密集 STI 氧化物阵列与体硅衬底之间不平衡的宏观应力可能会导致整个晶圆弯曲。尽管高温退火旨在通过晶格弛豫释放局部应力，但在炉管操作过程中不当的热梯度可能会加剧宏观热应力，导致后续图案化步骤中出现光刻套刻误差 （工程实践）。

登录后继续阅读全部 417 步

邮箱注册已有账号登录