STI Fill Conformal CVD Oxide - 40nm 工艺步骤

尽管流动性 CVD（FCVD）能够为极端深宽比提供类似液体的毛细填充，但在优先考虑结构完整性和初始湿法刻蚀抗性的情况下，只要沟槽几何形状具有足够的倾角，SACVD 仍然被广泛应用。

在 40nm BSI CMOS 图像传感器工艺流程中，浅槽隔离（STI）模块需要稳健的间隙填充工艺，以在相邻像素晶体管之间提供电学和结构上的隔离。在完成沟槽刻蚀、衬垫层沉积和预清洗步骤后，STI 填充共形 CVD 氧化物作为主要的间隙填充材料，用于填充高深宽比的沟槽。该步骤与前序的“STI 填充共形 CVD 衬垫”工艺有着本质区别：衬垫层是一个极薄的层，旨在与硅衬底形成界面并管理局部界面

应力；而共形氧化物则提供实现有源区物理隔离所需的体积填充。有效的介质填充对于抑制寄生导电路径和亚阈值漏电至关重要，这直接影响隔离裕度并限制了密集图像传感器阵列中的串扰。该沉积工艺的共形特性通过确保最窄的几何结构被可靠桥接，为随后的退火和 CMP 前氧化物沉积步骤做好准备。

该步骤的物理机制依赖于表面反应控制的化学气相沉积，通常采用基于 $O_3$-TEOS 气体化学体系的次大气压 CVD（SACVD）工艺。沉积速率由前驱体的分压和表面反应动力学控制，使二氧化硅薄膜能够从沟槽侧壁向内并从底部向上均匀生长。由于薄膜是从相对的侧壁连续生长的，因此在沟槽中部生长前沿汇合处不可避免地会形成一个低密度的中心“缝隙”（seam）。为了控制该缝隙的完整性，沉积过程通常分多步执行，通过动态调整成核和填充速率来延迟“夹断”（pinch-off）效应。此外，化学反应会留下富含氢的羟基化二氧化硅网络，需要后续的热处理来驱除水分并实现结构致密化。

选择 SACVD $O_3$-TEOS 进行该共形填充阶段，是因为与高密度等离子体（HDP）CVD 等定向沉积方法相比，它提供了更优异的台阶覆盖率，后者在高度缩小的结构中可能会对有源区拐角造成溅射损伤。工艺参数（特别是 $O_3$/TEOS 比例和沉积温度）决定了中间反应物质的表面迁移率及初始薄膜密度。较高的臭氧与 TEOS 比例通常能增强共形性，但产生的薄膜对底部的沟槽轮廓高度敏感；它强烈倾向于使用具有优化侧壁角的“V”型沟槽，以防止顶部过早闭合。尽管流动性 CVD（FCVD）能够为极端深宽比提供类似液体的毛细填充，但在优先考虑结构完整性和初始湿法刻蚀抗性的情况下，只要沟槽几何形状具有足够的倾角，SACVD 仍然被广泛应用。

在 40nm 节点，沟槽深宽比已经足够激进，使得沉积氧化物的粘弹性成为影响器件性能的关键因素。在沉积和随后的退火步骤中，基于 TEOS 的氧化物的结构重排和体积收缩会在沟槽内产生显著的机械应力。由于氧化物的热膨胀系数与硅衬底不同，这些诱导应力可能会改变相邻沟道中的局部能带结构和载流子迁移率。通过仔细调节 CVD 沉积动力学并为后续的“STI 共形 CVD 退火”做好薄膜准备，工艺工程师可以控制最终的应力状态（无论是张应力还是压应力），从而在确保无空洞隔离的同时优化晶体管饱和电流。

[高] 空洞与缝隙形成：如果沟槽侧壁角度过于垂直，或沉积动力学导致上角出现悬垂（overhang），共形生长前沿会在底部完全填充前于沟槽顶部发生夹断（pinch-off），从而留下中心空洞。在后续的平坦化或湿法工艺中，这些空洞或薄弱的缝隙可能会暴露出来，导致化学品残留或电气绝缘失效。
[中] 致密化不完全及高湿法刻蚀速率：沉积后的 O3-TEOS 共形氧化物含有高浓度的羟基，使其网络结构比热氧化物疏松得多。如果前驱体比例不理想，薄膜将表现出过高的湿法刻蚀速率，从而在随后的 STI 填充后清洗（STI Fill Post Clean）步骤中产生严重的氧化物损耗并导致有源区暴露。
[中] 应力诱导的迁移率退化：由于体积收缩以及与硅衬底之间的热膨胀失配，共形氧化物的沉积及其后续的结构重排会产生显著的机械应力。如果未能通过受控沉积和粘弹性弛豫有效地管理这种应力，它可能会集中在有源区拐角处，从而对载流子迁移率和驱动能力产生负面影响。
[低] 沉积负载效应（Loading Effects）：在具有不同沟槽密度的图形化晶圆上，TEOS 和 O3 的局部消耗会导致不同节距（pitch）结构间的沉积速率产生差异。这种微负载效应（micro-loading effect）可能导致不均匀的填充轮廓，从而增加后续 CMP 平坦化步骤的难度并降低整体工艺窗口。

[高] 空洞与缝隙形成：如果沟槽侧壁角度过于垂直，或沉积动力学导致上角出现悬垂（overhang），共形生长前沿会在底部完全填充前于沟槽顶部发生夹断（pinch-off），从而留下中心空洞。在后续的平坦化或湿法工艺中，这些空洞或薄弱的缝隙可能会暴露出来，导致化学品残留或电气绝缘失效。
[中] 致密化不完全及高湿法刻蚀速率：沉积后的 O3-TEOS 共形氧化物含有高浓度的羟基，使其网络结构比热氧化物疏松得多。如果前驱体比例不理想，薄膜将表现出过高的湿法刻蚀速率，从而在随后的 STI 填充后清洗（STI Fill Post Clean）步骤中产生严重的氧化物损耗并导致有源区暴露。
[中] 应力诱导的迁移率退化：由于体积收缩以及与硅衬底之间的热膨胀失配，共形氧化物的沉积及其后续的结构重排会产生显著的机械应力。如果未能通过受控沉积和粘弹性弛豫有效地管理这种应力，它可能会集中在有源区拐角处，从而对载流子迁移率和驱动能力产生负面影响。
[低] 沉积负载效应（Loading Effects）：在具有不同沟槽密度的图形化晶圆上，TEOS 和 O3 的局部消耗会导致不同节距（pitch）结构间的沉积速率产生差异。这种微负载效应（micro-loading effect）可能导致不均匀的填充轮廓，从而增加后续 CMP 平坦化步骤的难度并降低整体工艺窗口。

40nm BSI CMOS Image Sensor预览

工艺截面图

本步要点

原理展开

风险与挑战

40nm BSI CMOS Image Sensor预览

工艺截面图

本步要点

原理展开

风险与挑战