毯式硼（B）阱注入在去除 STI 氮化硅掩模后立即执行，旨在整个半导体衬底上建立基准 p 型电导率 。
原理展开
毯式硼（B）阱注入在去除 STI 氮化硅掩模后立即执行，旨在整个半导体衬底上建立基准 p 型电导率 。通过以无需光刻胶掩模的毯式注入方式执行此步骤，该工艺完全避免了通常与高能掩模注入相关的横向离子散射和邻近效应 。这一基础掺杂层有助于隔离相邻的有源区，防止深度微缩器件之间的亚表面穿通（punch-through），并为后续的局部 N 阱和沟道工程定义电学环境 。在 STI 完成后直接集成此步骤，可确保深 p 阱剖面相对于隔离槽精确定位，从而为后续的保护性阱氧化层
然而，必须仔细校准初始硼分布，以考虑后续热处理步骤中的瞬态增强扩散（TED）和掺杂剂偏析 。具体而言，硼在后续热循环中表现出强烈的向相邻 STI 氧化层偏析的热力学趋势，这种效应会耗尽硅有源区边缘，并导致严重的周边结漏电 。
在 纳米尺度 背照式（BSI）CMOS 图像传感器架构中，毯式 p 阱在逻辑晶体管性能和像素阵列隔离方面发挥双重作用 。深层的连续 p 型层产生了一个内置的垂直电势梯度，有助于驱动光生电子向光电二极管的 n 型收集区运动，从而最大限度地减少相邻像素之间的电串扰 。此外，连续的毯式工艺确保了整个大像素阵列衬底偏置的连续性，这对于最大限度减少局部暗电流波动并在先进成像节点中保持高信噪比至关重要 。
风险与挑战
[高] 硼偏析与边缘漏电：在后续的热循环过程中，硼掺杂剂具有沿 STI 侧壁氧化层界面发生偏析的强烈趋势 。这种有源区边缘的局部掺杂剂耗尽会改变冶金结剖面，导致局部电场增强，并引起边缘二极管漏电流升高 。