40nm BSI CMOS Image Sensor预览

。此步骤中产生的 Cu 过填充层（overburden）随后作为 Cu 化学机械抛光（CMP）的输入材料，需要严格控制最终的沉积轮廓，以防止 CMP 引起的碟形坑（dishing）或腐蚀（erosion）[P1]。Cu ECP 的核心物理机制是在外加电场驱动下，在阴极发生铜离子的法拉第还原反应，将溶剂化离子转化为固态金属铜 [P1]。为了在高深宽比的双大马士革结构中实现无空洞间隙填充，该工艺依赖于一种动态的多组分添加剂系统，包括抑制剂（例如聚乙二醇，PEG）、促进剂（例如双-3-磺丙基二硫化物，SPS）和氯离子 [P3] （工程实践）。由于沉积在晶圆进入电镀槽时立即开始，界面会经历瞬态传质和非平衡吸附动力学 [P3]。在短时间尺度下，几何约束限制了大体积抑制剂分子向通孔和沟槽内的扩散，导致抑制剂覆盖率降低，并使特征底部出现促进剂的相对富集 [P3]。这种空间浓度梯度触发了还原反应的局部加速，从而产生优先的“自底向上”（bottom-up）生长模式，防止了特征开口处的过早夹断 [P3]。相较于物理气相沉积或化学气相沉积，选择电化学沉积是因为它具备在极高生产率下实现复杂纳米级几何结构无缝、自底向上填充的独特能力 [P1]。与传统的铝技术相比，铜因其固有的低电阻率和高电迁移抗性而成为首选材料，缓解了器件缩放模型所预测的 RC 延迟限制 [T2]。诸如外加电流波形、电镀槽温度和添加剂浓度等工艺控制参数，直接调节表面覆盖动力学以及所镀薄膜的台阶高度或阵列高度 [P1]。在目标电镀厚度方面存在关键的参数相互作用：较薄的过填充层减少了工艺时间和材料浪费，但增加了局部图形依赖性和过电镀凸起（overplating bulge）[P1]。这种过电镀凸起随后会加剧 CMP 步骤中的径向不均匀性和碟形坑，凸显了平衡沉积轮廓与机械平坦化能力的必要性 [P1]。在 纳米尺度 背照式（BSI）CMOS 图像传感器中，M4 层必须表现出优异的电学均匀性，以确保稳定的电源分配和信号路由，且不会给像素阵列引入寄生噪声 （工程实践）。由于 纳米尺度 设计规则需要精确控制 RC 延迟，最终的 Cu 电阻对 CMP 后剩余的有效横截面积高度敏感 [P1]。此外，随着先进节点中金属间距的不断缩小，小尺寸下电子散射的增加会提高铜线的有效电阻率 [P2]。因此，通过优化的 ECP 和随后的镀后退火工艺确保无缺陷、大晶粒的 Cu 微观结构，对于最大限度地减少晶界散射并实现目标薄层电阻至关重要 [P2]。