40nm BSI CMOS Image Sensor预览

Cu CMP

207/ 417

Ta-based liner CMP

Post CMP Cleaning
200METAL 4 TRENCH - Photo201ILD 3-2 Oxide Etch202Ashing & Strip/Clean203Ta-based liner deposition204Cu Seed deposition205Metal 4 Cu deposition206Cu CMP207Ta-based liner CMP208Post CMP Cleaning209ILD 4-1 Deposition210ILD 4-2 Deposition211Pre Litho Cleaning212VIA 4 - Photo213ILD 4-2 Oxide Etch214ILD 4-1 SiCN Etch215Ashing & Strip/Clean

工艺截面图

MET4 · Ta Liner CMP (stop on dielectric)IO/HV gate ox (SiO2; relative thickness shown schematically; IO device not shown in this cross-section)TiSi (low-temp anneal)n- LDD (31P+, self-aligned)P-pinning (11B+)P+ VSS contact (11B+)FD node (31P+)VT adjust (11B+, periphery channel)SiO2 liner (SACVD)SiO2 (SACVD bulk fill)n+ S/D (31P+)n+ N-well contact (31P+)p+ surface passivation (10B+)Liner SiO2 (RTP thermal)P-well (pixel array, 11B+)P-well (periphery, 11B+)PD N-well (31P+)N-well (periphery, 31P+)SiP-well (implanted region)CuTaSiO2CESLPMD 5 (SiO2)PMD 4 (SiO2)MET0 (W)PMD 3 (SiO2 · CMP overburden)W (contact fill)PMD 2 (SiO2 · body segment)TiN (barrier)Ti (adhesion)Ti/TiN linerPMD 1 (SiO2 · bottom segment)CESL 2 (SiNO)SiNCESL 1 (SiN)PolySWS pad ox (SiO2, PECVD)gate ox (SiO2, thermal)

本步要点

图形密度和线宽效应会显著改变局部接触力学和质量传输,这意味着在空白晶圆上测量的去除率和选择性不能直接推导至高密度图形化结构中 。

原理展开

在 Cu CMP 之后,大部分 Cu 覆盖层被去除,使场区电介质上的 Ta 基衬层暴露出来 。Ta 基衬层 CMP 步骤(通常称为阻挡层 CMP)是去除剩余衬层并抛光整个互连堆叠所必需的 。该工艺通过清除场区电介质上的导电材料,使 MET4 铜线实现电气隔离,从而防止相邻线路之间发生短路 。它为后续的 CMP 后清洗和 ILD 4-1 沉积制备了一个全局平坦化的表面,该表面包含沟槽中的 Cu、侧壁衬层和电介质材料 。该步骤在工艺

流程中不同于其他 Ta 衬层 CMP 步骤,因为它明确定义了 MET4 互连层,而在 BSI 图像传感器架构中,这要求在进行上层布线或光学屏蔽模块形成之前进行精确的形貌控制 。CMP 工艺由经典摩擦学和电化学动力学共同决定 。与使用氧化剂(如 H2O2)将铜化学转化为易于去除的 CuO 或 Cu(OH)2 层的先前 Cu CMP 步骤不同 ,Ta 基衬层在化学上高度稳定且耐化学刻蚀*(工程实践)*。因此,Ta 粘附层和扩散阻挡层的去除通常纯粹是机械性的 。这种机械作用依赖于研磨液中的磨料颗粒在施加的抛光垫压力和相对速度下剪切去除阻挡层材料 。为了防止较软的铜在研磨坚硬的 Ta 时被迅速刻蚀掉,研磨液化学成分必须同时在暴露的 Cu 表面上诱导形成保护性钝化层 。此步骤中的材料去除率可以通过 Preston 方程进行数学描述,即去除率与压力和相对速度成正比 。由于 Ta 衬层的去除主要由机械磨损驱动,大马士革结构通常必须进行相当程度的过抛光,以完全清除整个样品上的 Ta 残留 。在此步骤中,必须严格要求高金属对电介质的去除选择性,以防止在延长的过抛光阶段中发生层间电介质的过度减薄和腐蚀 。此外,图形密度和线宽效应会显著改变局部接触力学和质量传输,这意味着在空白晶圆上测量的去除率和选择性不能直接推导至高密度图形化结构中 。研磨液的 pH 值是平衡这些不同材料去除率以及保持磨料颗粒胶体稳定性的关键因素 。在 纳米尺度 技术节点,互连尺寸的减小为集成的后段工艺(BEOL)单元工艺带来了独特的平坦化挑战 。随着线宽和间距的缩小,局部应力分布发生显著变化,导致图形化结构上的 Cu 对衬层选择性显著下降 。尽管非常先进的 纳米尺度 以下节点可能会用超薄钴封装代替传统的厚 TaN/Ta 衬层以降低通孔接触电阻 ,但 40nm 节点仍依赖 Ta 基阻挡层来有效防止 Cu 扩散到周围的电介质中 。这就需要精确优化阻挡层 CMP 步骤,以管理确保完全清除阻挡层与最小化由图形依赖性引起的台阶高度变化或凹陷(dishing)之间的关键权衡 。

风险与挑战

  • [高] 碟形坑(Dishing)与侵蚀(Erosion):由于 Ta 阻挡层(liner)的去除纯属机械过程,大马士革(damascene)结构需要相当长时间的过抛光才能完全清除阻挡层 。这种在高密度图形区域持续的机械磨损会改变局部的抛光垫压力,导致较软的 Cu 线过度去除(碟形坑)以及周围介质层的变薄(侵蚀)。
  • [高] 金属残留与短路:Ta 阻挡层的化学惰性意味着其去除完全依赖于机械剪切力 。在抛光垫压力较低或晶圆存在宏观翘曲的局部区域,施加的机械力可能不足以穿透阻挡层,从而在场区介质上留下导电的 Ta 残留物,导致相邻 MET4 线之间发生电气短路 (工程实践)。
  • [中] 介质击穿(TDDB):在高偏置电压下,高能载流子可以通过有缺陷的绝缘薄膜进行导电,当缺陷密度达到临界水平时,会发生灾难性的介质击穿 。如果高机械应力的阻挡层 CMP 工艺导致严重的微划痕,或将金属磨料污染物嵌入暴露的 ILD 表面,则会产生局部陷阱态,从而显著降低介质的可靠性 。
  • [中] 电偶腐蚀(Galvanic Corrosion):将异种金属(Cu 和 Ta)同时暴露在导电抛光液中会形成局部电化学电池 (工程实践)。如果抛光液的 pH 值和钝化剂未能妥善调节金属的表面氧化态,性质较活泼的铜会发生加速阳极溶解,从而导致 Cu/阻挡层界面出现结构性空洞 。

登录后继续阅读全部 417 步

邮箱注册已有账号登录

相关步骤

  • METAL 4 TRENCH - Photo
  • ILD 3-2 Oxide Etch
  • Ashing & Strip/Clean
  • Ta-based liner deposition
  • Cu Seed deposition
  • Metal 4 Cu deposition