40nm BSI CMOS Image Sensor登录后免费

在后段工艺（BEOL）流程中，光刻前清洗（Pre Litho Cleaning）步骤紧接在 ILD 4-1 和 ILD 4-2 层沉积之后，并位于 VIA 4 光刻步骤之前 [A1]。随着集成电路制造过程中多层膜的堆叠，表面不平整度会产生累积，导致更高层级出现复杂的偏差 [P1]。在 ILD4 层进行的这一特定清洗步骤必须考虑到多层拓扑结构的累积效应，与较低金属层相比，这可能导致更大的层间和层内波动 [P1]。