40nm BSI CMOS Image Sensor预览

，还必须适应随后晶圆级混合键合工艺所带来的特定热应力和机械应力 [A1]。铜因其低电阻率以及相较于铝而言更优异的抗电迁移能力，被用作主要的互连金属 [P3]。然而，铜具有极高的扩散性，很容易在 IMD 中漂移或扩散，这会导致电路短路，甚至在低温下也会彻底破坏器件性能 [P2, P3]。为了缓解这一问题，必须用阻挡层将铜导线完全包围 [P2]。工业界的标准解决方案是采用双层结构，即直接沉积在 low-k 介质上的氮化钽（TaN），以及随后的金属钽（Ta）层 [P2]。TaN 层提供了一种致密的微观结构，可作为防止铜渗透的高效扩散阻挡层 [P2]。引入中间的 Ta 层旨在降低 Cu 与 TaN 之间的高界面能，提供一个可润湿的金属表面，从而显著改善后续铜层的附着力 [P1, P2]。物理气相沉积（PVD）是用于沉积这些 Ta/TaN 双层扩散阻挡层的传统且最常用的方法 [P4]。然而，PVD 存在固有的视线（line-of-sight）限制，这可能导致高深宽比特征侧壁上的台阶覆盖率不佳并出现变薄现象 [P1]。钽及其氮化物的电阻率明显高于铜 [P2]。因此，必须仔细调整靶材功率和腔室压力等沉积参数，以在满足绝对最小厚度要求的前提下获得共形且连续的薄膜 （工程实践）。此外，像钽这样的过渡金属极易形成氧化物；暴露在痕量氧气中会迅速形成稳定的绝缘层 Ta₂O₅ [P3]。由于该氧化物会严重阻碍电子传输和铜的成核，因此 Ta 沉积必须与后续的铜种子层沉积紧密集成，且不得中断真空 [P3]。在 纳米尺度 技术节点，器件微缩限制了互连沟槽内的总体可用体积 [P2]。如果不能积极地缩减传统 TaN/Ta 双层的厚度，这些高电阻率的阻挡材料将占据横截面中不成比例的大部分空间，从而极大地增加有效导线电阻 [P2]。因此，该节点面临的主要工程挑战在于沉积一种超薄阻挡层，在最大限度利用低电阻率铜芯可用体积的同时，仍能保持绝对的抗铜互扩散完整性 [P4]。