40nm BSI CMOS Image Sensor预览

METAL 8 (DBI Pad) TRENCH - Photo

269/ 417

ILD 6-6 (WBL) Etch

ILD 6-5 Etch
268METAL 8 (DBI Pad) TRENCH - Photo269ILD 6-6 (WBL) Etch270ILD 6-5 Etch271Ashing & Strip/Clean272VIA 7 (DBI Via) - Photo273ILD 6-5 Etch274ILD 6-4 Etch275ILD 6-3 Etch276ILD 6-2 Etch277ILD 6-1 Etch278Ashing & Strip/Clean279Ta-based liner deposition280Cu Seed deposition281Metal 6 Cu deposition282Cu CMP283Ta-based liner CMP284Final Oxide CMP285Post CMP Cleaning

工艺截面图

DBI · D2 · ILD 6-6 (WBL) Etchgate ox (SiO2, thermal)IO/HV gate ox (SiO2; relative thickness shown schematically; IO device not shown in this cross-section)TiSi (low-temp anneal)n- LDD (31P+, self-aligned)P-pinning (11B+)P+ VSS contact (11B+)FD node (31P+)VT adjust (11B+, periphery channel)SiO2 liner (SACVD)SiO2 (SACVD bulk fill)n+ S/D (31P+)n+ N-well contact (31P+)p+ surface passivation (10B+)Liner SiO2 (RTP thermal)P-well (pixel array, 11B+)P-well (periphery, 11B+)PD N-well (31P+)N-well (periphery, 31P+)SiP-well (implanted region)PRSiO2CESLAlCuTaPMD 5 (SiO2)PMD 4 (SiO2)MET0 (W)PMD 3 (SiO2 · CMP overburden)W (contact fill)PMD 2 (SiO2 · body segment)TiN (barrier)Ti (adhesion)Ti/TiN linerPMD 1 (SiO2 · bottom segment)CESL 2 (SiNO)SiNCESL 1 (SiN)PolySWS pad ox (SiO2, PECVD)

本步要点

物理离子轰击提供了方向性,以实现高度垂直的沟槽侧壁,类似于 中用于垂直互连的各向异性刻蚀原理。

原理展开

ILD 6-6(晶圆键合层,WBL)刻蚀是异构集成中建立直接键合互连(DBI)结构基础的关键前段工艺步骤 。在沉积 WBL 并完成后续沟槽光刻后,该干法刻蚀工艺将 Metal 8 DBI 焊盘图案转移至最顶层的介质层中 。这定义了最终将环绕顶层 Cu 焊盘的介质场区 。创建精确的沟槽至关重要,因为混合键合要求连接图案化在该介质场内、略微凹陷或几何结构受控的 Cu 互连 。该刻蚀过程中精确的深度和轮廓控制为后续的 ILD 6-5 刻蚀以及最终决定键合前表面形貌的

金属化和化学机械抛光(CMP)步骤奠定了基础 。WBL 的刻蚀依赖于基于反应离子刻蚀(RIE)原理的各向异性等离子体刻蚀工艺 (工程实践)。在等离子体环境中,氟碳基前驱体气体分解为活性自由基和高能离子,建立起化学与物理刻蚀的协同作用 (工程实践)。物理离子轰击提供了方向性,以实现高度垂直的沟槽侧壁,类似于 中用于垂直互连的各向异性刻蚀原理。必须仔细控制刻蚀轮廓以避免形成尖角或不规则几何形状,因为根据 中描述的几何场效应,这会导致局部电场集中并降低器件可靠性。此外,在等离子体处理过程中保持未刻蚀介质表面的结构完整性至关重要 。这是因为最终的 WBL 表面必须保持原始状态,才能在两步 DBI 工艺的初始室温阶段参与介质对介质的范德华力和共价键合 。选择用于 WBL 的高各向异性干法刻蚀是由超细亚微米节距控制的需求所决定的 。参数调节(例如调整等离子体中聚合气体与刻蚀气体的比例)直接影响刻蚀选择比和最终的侧壁角度 。通常利用对底层刻蚀停止层的高选择比来精确终止刻蚀深度,确保晶圆上沟槽体积的一致性 。这种一致性至关重要,因为沟槽深度的偏差会传导至后续的 Cu 填充和 CMP 工艺中 。这些偏差直接改变了关键的 Cu 凹陷深度,而这从根本上决定了 Cu-Cu 互连能否在键合后的热膨胀和原子扩散过程中成功闭合 。如果使用 SiCN 等替代介质来促进低温键合,则必须协同优化刻蚀化学工艺,以处理该材料特定的表面反应性 。对于 纳米尺度 背照式(BSI)CMOS 图像传感器,像素密度要求极细的互连节距,以便在传感器阵列和下方的逻辑晶圆之间有效传输信号 。随着 DBI 焊盘节距缩小以适应高密度分区,刻蚀工艺必须保持严格的关键尺寸(CD)一致性 。它必须避免引起微沟槽化或介质损伤,以免损害自发介质键合所需的超低表面粗糙度 。此外,随着互连尺寸的缩小,该工艺必须确保刻蚀的沟槽与后续的通孔结构完全对齐,以降低 Cu 扩散或迁移带来的可靠性风险 。

风险与挑战

  • [高] Cu互连开路:通孔深度变化:WBL蚀刻深度的不均匀性会导致沟槽内Cu体积不一致,进而引起最终CMP工艺诱发的Cu凹陷深度出现偏差 。如果Cu凹陷超过了临界公差范围,键合后退火过程中的热膨胀和原子扩散将不足以填补间隙,从而导致开路 。
  • [高] 介质键合失效:表面粗糙化:等离子体蚀刻过程中的物理离子轰击或聚合物残留沉积会破坏未蚀刻WBL表面的原始特性 。由于初始的介质-介质键合依赖于原子尺度的接触和范德华力,任何超过亚纳米级严格公差的表面粗糙度都会阻碍界面自由能的最小化,从而导致宏观键合空洞 。
  • [中] 介质可靠性下降:轮廓尖角:未优化的蚀刻工艺会在沟槽底部产生不规则几何形状或尖角,从而诱发局部电场集中 。这种集中的应力会增强载流子注入和表面复合,最终增加紧密排列的互连焊盘之间的寄生漏电流 。
  • [中] Cu迁移与短路:间距缩放过度蚀刻:随着互连间距的缩小,过度的侧向蚀刻(底切)或对准偏差会减小相邻焊盘之间的介质间距 。这种屏障的减弱会加剧电偏压下的Cu扩散和迁移,从而导致严重的焊盘间短路可靠性问题 。

登录后继续阅读全部 417 步

邮箱注册已有账号登录

相关步骤

  • METAL 8 (DBI Pad) TRENCH - Photo
  • ILD 6-5 Etch
  • Ashing & Strip/Clean
  • VIA 7 (DBI Via) - Photo
  • ILD 6-5 Etch
  • ILD 6-4 Etch