40nm BSI CMOS Image Sensor预览

P3]。通过在到达下方刻蚀停止层之前精确控制向下刻蚀的前沿，该步骤可以塑造空腔，为后续的灰化和基于 Ta 的衬层沉积做好准备 [P1]。该序列确保了最终的铜填充在几何上保持对准，从而最大限度地减小 RC 延迟并最大化多层互连的可靠性 [P1]。该步骤的物理操作依赖于反应离子刻蚀（RIE），该过程协同利用了在低压等离子体放电中产生的活性自由基和定向加速离子 [P3]。在 ILD 6-2 刻蚀过程中，碳氟化合物基中性自由基吸附在介质表面以驱动基本的化学刻蚀反应，而带正电的离子则被加速穿过等离子体鞘层以轰击基底 [P3]。这种离子轰击提供了打破分子键并溅射去除反应副产物所需的动能，有效地抑制了横向刻蚀，并确保了高度各向异性的垂直轮廓 [P3]。同时，沟槽侧壁上持续沉积的碳氟聚合物可以保护侧壁免受活性自由基的横向侵蚀 （工程实践）。侧壁聚合物沉积与离子驱动的垂直刻蚀之间的微妙平衡决定了沟槽的最终关键尺寸（CD）和侧壁角度 [P3]。等离子体化学成分和射频（RF）偏置参数的选择，受限于低-k 介质与周围掩模或刻蚀停止材料之间必须实现高刻蚀选择比的严格要求 [P2]。在先进的互连系统中，调节等离子体中碳与氟的比例可控制聚合物钝化速率，这对防止 RIE-lag（反应离子刻蚀滞后）和微沟槽（micro-trenching）等现象至关重要 [P3]。高选择性的刻蚀化学成分可确保当垂直刻蚀过程接近用作刻蚀停止层的致密非晶态 Si 基薄膜（如 a-SiC:H 或 a-SiNC:H）时，刻蚀速率会急剧下降 [P1]。此外，利用不同介质材料间的差异化刻蚀选择比，可以使刻蚀前沿在几何上实现自对准，从而显著降低紧密间距布局中因未对准而引发短路的概率 [A2]。对于 纳米尺度 技术而言，关于完美光刻对准的经典假设逐渐失效，因此需要高度优化的刻蚀轮廓来保持功能工艺窗口 [T2]。向如此缩小的尺寸过渡会急剧增加寄生电容，迫使业界集成高孔隙率的低-k 介质 [P1]。然而，这些低-k 材料本质上机械强度较低，且极易受到等离子体诱导损伤（如碳耗尽和孔隙坍塌）的影响 [P2]。因此，ILD 6-2 刻蚀必须谨慎平衡入射离子能量和自由基通量，以在不破坏脆弱介质结构的前提下达到目标刻蚀深度，从而保持薄膜的低介电常数并保障最终 3D 堆叠结构的热机械可靠性 [P4]。