40nm BSI CMOS Image Sensor预览

Cu CMP

283/ 417

Ta-based liner CMP

Final Oxide CMP
268METAL 8 (DBI Pad) TRENCH - Photo269ILD 6-6 (WBL) Etch270ILD 6-5 Etch271Ashing & Strip/Clean272VIA 7 (DBI Via) - Photo273ILD 6-5 Etch274ILD 6-4 Etch275ILD 6-3 Etch276ILD 6-2 Etch277ILD 6-1 Etch278Ashing & Strip/Clean279Ta-based liner deposition280Cu Seed deposition281Metal 6 Cu deposition282Cu CMP283Ta-based liner CMP284Final Oxide CMP285Post CMP Cleaning

工艺截面图

DBI · D16 · Ta-based liner CMPgate ox (SiO2, thermal)IO/HV gate ox (SiO2; relative thickness shown schematically; IO device not shown in this cross-section)TiSi (low-temp anneal)n- LDD (31P+, self-aligned)P-pinning (11B+)P+ VSS contact (11B+)FD node (31P+)VT adjust (11B+, periphery channel)SiO2 liner (SACVD)SiO2 (SACVD bulk fill)n+ S/D (31P+)n+ N-well contact (31P+)p+ surface passivation (10B+)Liner SiO2 (RTP thermal)P-well (pixel array, 11B+)P-well (periphery, 11B+)PD N-well (31P+)N-well (periphery, 31P+)SiP-well (implanted region)SiO2CESLAlCuTaPMD 5 (SiO2)PMD 4 (SiO2)MET0 (W)PMD 3 (SiO2 · CMP overburden)W (contact fill)PMD 2 (SiO2 · body segment)TiN (barrier)Ti (adhesion)Ti/TiN linerPMD 1 (SiO2 · bottom segment)CESL 2 (SiNO)SiNCESL 1 (SiN)PolySWS pad ox (SiO2, PECVD)

本步要点

通过精确调节磨粒浓度和抛光液的pH值,工程师可以平衡钝化速率与机械去除速率,从而优化平坦化效率和选择性 。

原理展开

在纳米尺度后段工艺(BEOL)互连制造中,化学机械平坦化(CMP)工艺通常分为两个主要步骤:铜去除(bulk copper removal)和阻挡层平坦化 [P1, P2]。在第一步去除铜过剩量(overburden)并选择性地在衬垫(liner)处停止抛光后,执行基于Ta的衬垫CMP步骤,以去除场区(field regions)残留的阻挡金属层 。该工艺通过彻底暴露出底层的层间介质(ILD),实现相邻铜互连之间的电气隔离 。由于该特定步骤位于CMOS图像传感器(C

IS)的直接键合互连(DBI)模块内,与标准的底层金属CMP步骤相比,它具有独特的地位 (工程实践)。具体而言,此阻挡层去除工艺必须产生极度平坦且无缺陷的表面,为后续的最终氧化物CMP奠定基础,这对混合CIS/ISP晶圆键合配对的成功至关重要 。

基于Ta的衬垫的物理去除依赖于高度耦合的化学钝化和机械磨损机制 。当暴露于富含氧化剂的抛光液(slurry)中时,Ta/TaN材料会发生表面电化学反应,迅速形成纳米级的金属氧化物钝化层 。该钝化层的形成速率受阻挡材料的腐蚀电位、氧化动力学及特定抛光液化学特性的制约 。同时,通过抛光垫和磨粒施加的机械应力会去除这一经化学软化的氧化层 。总材料去除速率遵循Preston方程,与施加的接触压力和相对旋转速度成正比 。通过精确调节磨粒浓度和抛光液的pH值,工程师可以平衡钝化速率与机械去除速率,从而优化平坦化效率和选择性 。

选择专门的基于Ta的衬垫CMP步骤(而非将其合并在主要的Cu CMP中),是基于铜和钽在电化学性质上的根本差异 。使用钽和氮化钽是因为它们是极佳的扩散阻挡层,可防止铜离子迁移到相邻的低介电常数(low-k)介质中并导致晶体管故障 。然而,由于Ta比Cu硬得多且化学性质更惰性,因此需要采用含有不同磨粒和化学添加剂的专用抛光液配方,以在不损坏铜的情况下实现必要的去除速率 。必须严格控制抛光液化学参数,如过氧化氢等氧化剂的浓度;增加氧化剂会加速阻挡层的钝化速率,进而提高整体CMP去除速率 。相反,如果在此步骤中没有通过适当的抑制剂主动抑制相邻铜的化学溶解,Cu/Ta界面处将会发生严重的电偶腐蚀或金属凹陷 。

在纳米尺度技术节点,缩小的线宽和紧密的间距为阻挡层CMP工艺带来了巨大的图形密度挑战 。随着互连尺寸的缩小,局部接触面积和应力分布变得高度不均匀,导致平坦化行为严重依赖于图形几何结构,而非覆盖层材料的固有属性 。这种几何敏感性放大了宽铜线中碟形坑(dishing)和致密互连阵列中侵蚀(erosion)的风险 。在DBI流程中,最大限度地减少基于Ta的衬垫CMP过程中的这些形貌缺陷至关重要,因为任何局部的台阶高度变化都会阻碍最终面对面或面背混合键合工艺所需的原子级紧密接触 。

风险与挑战

  • [高] 碟形坑(Dishing)与侵蚀(Erosion):由于高密度图形条件下铜、Ta衬里层与氧化层之间的去除速率不匹配,会导致铜导线局部凹陷(碟形坑)以及介电层阵列变薄(侵蚀)。这种效应往往会因铜电化学电镀后的初始凸起差异而加剧,从而导致严重的形貌缺陷,最终降低晶圆键合质量 。

  • [高] 衬里层去除不完全(残留物):未能将场氧化区中的 Ta/TaN 阻挡层完全清除,会在相邻互连线之间留下残留的导电路径 。该失效机制源于机械去除速率不足或晶圆表面的浆料传输不均匀,进而导致灾难性的电气短路或严重的漏电流 。

  • [中] Cu/Ta 界面处的电偶腐蚀:在导电浆料环境中,铜填充物与 Ta 基阻挡层之间的电化学电位差会驱动铜发生加速且不可控的阳极溶解 。这会导致局部铜接触点凹陷、通孔电阻增加,并降低器件全生命周期内的电迁移可靠性 。

  • [低] 微划痕与缺陷:为有效去除化学惰性的 Ta/TaN 阻挡层而使用的较硬磨料,可能会在已平坦化的较软铜表面上无意间产生机械划痕 。这些物理缺陷会破坏高良率、无空洞 DBI 键合所要求的超光滑表面光洁度 (工程实践)。

登录后继续阅读全部 417 步

邮箱注册已有账号登录

相关步骤

  • METAL 8 (DBI Pad) TRENCH - Photo
  • ILD 6-6 (WBL) Etch
  • ILD 6-5 Etch
  • Ashing & Strip/Clean
  • VIA 7 (DBI Via) - Photo
  • ILD 6-5 Etch