40nm BSI CMOS Image Sensor预览

至 Metal 4 不同，M6 通常具有更大的关键尺寸，并构成全局布线和键合焊盘结构 （工程实践）。因此，M6 需要专门的沉积轮廓来满足更为严格的 CMP 后形貌要求，以确保 DBI 界面处实现无空洞的介质对介质及金属对金属键合 [A2]。

Cu ECP 的物理机制依赖于在电场驱动下，Cu 离子在导电晶种层上的电化学还原 [P4]。在酸性电镀液中，Cu²⁺ 离子迁移至阴极表面，获取电子并形核为金属铜原子 [P4]。为了在深互连特征中实现无缝的自下而上间隙填充，电镀液化学成分采用了有机添加剂的复杂混合物，以调节局部沉积速率 [P4]。这些添加剂基于局部几何形状差异性地吸附在晶圆表面，抑制沟槽上部拐角的 Cu 生长，同时加速通孔底部的沉积，从而有效防止匙孔（key-hole）空洞的形成 [P4]。此外，电化学反应动力学本质上决定了沉积薄膜的晶体微观结构；优化工艺参数可显著促进密排 Cu(111) 晶体取向的形成，优于 (200) 取向，这对最大化导电性和抗电迁移性能至关重要 [P4]。

选择 ECP 而非 CVD 或 ALD 等气相沉积方法，是基于 ECP 在大块双大马士革结构中具备卓越的高速填充能力和较低的缺陷密度 [P4]。然而，必须严格优化目标电镀厚度等工艺参数，以平衡沉积轮廓与集成需求 [P2]。随着目标 Cu 电镀厚度的增加，致密图案阵列上方的电镀“凸起”（bulge）量也会增加，这直接影响后续 Cu CMP 步骤中的机械去除行为 [P2]。过大的电镀负担会加剧 CMP 引起的碟形坑（dishing）、侵蚀（erosion）以及晶圆边缘的径向不均匀性，这最终会改变金属线路的有效横截面积，并扩大电阻分布 [P2]。为了对沉积速率和薄膜纯度保持严格的工艺控制，原位光学监测系统可以追踪 Cu²⁺ 的消耗和添加剂副产物的积累，从而确保整个工艺过程中反应效率的稳定 [P4]。

在 40nm BSI CMOS 图像传感器流程中，控制 M6 形貌至关重要，因为任何 CMP 后的残留不均匀性都会直接阻碍 DBI 范德华力键合所需的纳米级紧密接触 [P2]。通过精细调节 ECP 目标厚度并利用整平剂添加剂动态平滑电镀表面，由此产生的最小阵列高度变化大大减轻了后续 CMP 步骤的平坦化负担 [P2]。这种集成逻辑确保了 M6 铜与周围介质完美对齐，满足了稳健 3D 集成所需的极低表面粗糙度和亚纳米级碟形坑规格 [P2]。