P+ VSS and Periphery P-Well Contact Implant Mask Lithography - 40nm 工艺步骤

40nm BSI CMOS Image Sensor登录后免费

Ashing & Strip/Clean

101/ 417

P+ VSS and Periphery P-Well Contact Implant Mask Lithography

VSS and Periphery P-Well Contact Ion Implantation

101P+ VSS and Periphery P-Well Contact Implant Mask Lithography 102VSS and Periphery P-Well Contact Ion Implantation 103Ashing & Strip/Clean 104Dopants Activation

工艺截面图

正在加载图示…

本步要点

光刻胶必须足够厚以完全衰减 P+ 注入，同时又必须足够薄以防止图案坍塌，并在浸没式光刻严格的焦深范围内保持高分辨率 [T1]。

原理展开

P+ VSS 和外围 P-Well Contact IIP - 光刻步骤是一项关键的光刻工艺，旨在为后续的高剂量 p 型离子注入定义空间窗口 [T1]。在 40nm BSI CMOS 图像传感器的背景下，外围逻辑和读出电路需要与 P-Well（体区）和 VSS（地）平面建立稳定的电气连接 （工程实践）。

风险与挑战

[高] 光刻胶残渣（Scumming）与显影不完全：如果光刻显影工艺在图案化接触孔底部留有残留光刻胶（scum），它会在随后的离子注入过程中充当…

登录后继续阅读全部 417 步

相关步骤

VSS and Periphery P-Well Contact Ion Implantation
Ashing & Strip/Clean
Dopants Activation