40nm BSI CMOS Image Sensor预览

sphorus或Arsenic），而不是p型受主杂质 [A1]。在此步骤之后，通过灰化（Ashing）与去胶/清洗模块去除硬化的光刻胶，随后进入NMOS VT调整注入工艺 [P2]。

在物理层面，该工艺通过将离子化的n型掺杂剂加速射向晶圆来运行，所形成的深度剖面通常遵循由注入能量和质量决定的高斯分布 [T2]。其主要机制是引入足够高浓度的施主杂质，使费米能级非常接近或进入导带 [T1]。通过对表面进行重掺杂，最终金属-半导体界面处的耗尽层宽度被最小化，从而促进量子力学隧穿，而非越过整流肖特基势垒的热发射 [A1]。在注入过程中，入射离子会与掩模边缘发生相互作用；当它们减速并进入以核阻挡（nuclear stopping）为主的低能区时，可能会发生横向离子散射 [P2]。这种掩模边缘散射会导致掺杂剂横向扩散至约微米尺度远的区域，可能侵入相邻的晶体管沟道 [P2]。

材料选择通常涉及Phosphorus或Arsenic [A2]。Phosphorus具有高固溶度并能产生较浅的剖面，而Arsenic由于其更高的原子质量，能够提供更陡峭的剖面和更低的扩散率 [T1]。工艺参数需要在最大化表面浓度与最小化结深之间取得平衡 [T2]。虽然需要高注入剂量来降低接触电阻，但这会因破坏晶体硅矩阵而产生严重的晶格损伤 [T1]。与在其他半导体材料中观察到的激活物理机制类似，后续的热退火步骤对于修复这种注入诱导的损伤至关重要，并能提供必要的能量使掺杂剂进入晶格替位点从而实现电激活 [P1]。

在纳米尺度背照式（BSI）CMOS图像传感器的背景下，精确控制横向和纵向掺杂剖面对维持像素隔离和防止寄生相互作用至关重要 [T1]。必须对重掺杂的N-Well接触进行严格的定位，以防止非预期的扩散导致相邻的低噪声光电二极管结性能下降 [P2]。此外，精确控制注入能量可避免N-Well接触掺杂剂植入过深，从而防止在高密度排列的外围CMOS电路中触发寄生双极型晶体管效应及随后的闩锁（latch-up）现象 [T1]。