Oxide Grid Seal Layer Deposition

类似于用于稳定金属缺陷的保护性介电封装机制，沉积连续的氧化硅层能稳固地封装底层材料。

在纳米尺度背照式 (BSI) CMOS 图像传感器工艺流程中，遮光层 (LS) 和光圈栅格限制了相邻像素之间的光学串扰 (Engineering Practice)。在沉积阻挡层和体栅金属之后，氧化物栅格密封层 (Oxide Grid Seal Layer) 被直接沉积在连续的金属堆叠之上 (Engineering Practice)。由于工艺流程接下来会进行光刻胶涂覆以及随后的氧化物栅格密封层蚀刻，因此该氧化物主要用作高反射率栅格金属的介电硬掩模和抗反射涂层 (ARC) 。这一结

构需求使其区别于 CMP 前的隔离氧化物或标准的金属间介电层，因为其主要功能是辅助金属栅格的精密图形化，并在随后的图形转移过程中保护底层金属。通常，采用等离子体增强化学气相沉积 (PECVD) 或低温化学气相沉积 (CVD) 来沉积该氧化层，以保持与底层金属堆叠的热兼容性。沉积机理依赖于硅前驱体（如硅烷或正硅酸乙酯 (TEOS)）在等离子体环境中与氧化剂的化学反应 (Engineering Practice)。类似于用于稳定金属缺陷的保护性介电封装机制，沉积连续的氧化硅层能稳固地封装底层材料。此外，利用等离子体辅助可以使化学反应在更低的热力学温度下进行，从而避免底层金属层发生热退化或过度晶粒生长。必须严格控制氧化层的厚度和均匀性，因为它必须经受住后续对高深宽比特征进行图形化时所需的剧烈等离子体化学反应。选择氧化硅进行此步骤是因为它对典型的光刻胶和栅格金属材料具有出色的蚀刻选择性 (Engineering Practice)。此外，通过调节等离子体沉积参数，可以仔细调整氧化物的光学特性，从而最大限度地减少后续光刻步骤中的光反射。这种光学调整对于防止驻波效应至关重要，否则驻波效应会降低亚微米光圈栅格的临界尺寸 (CD) 控制能力 (Engineering Practice)。尽管该层是沉积在相对平坦的非图形化金属膜上，但晶圆的厚度均匀性对于确保硬掩模性能的一致性至关重要。PECVD 工艺的低温特性也确保了氧化物与金属栅格之间的热应力失配降至最低，从而防止分层或严重的晶圆翘曲。在纳米尺度技术节点，BSI 像素高度微缩，这意味着光圈栅格的线宽和间隙尺寸正被积极地推向物理光刻极限。在高反射率金属上直接使用光刻胶掩蔽会遭受严重的光学干涉，且对于深金属沟槽而言，光刻胶的等离子体蚀刻抗性不足。因此，引入这一中间氧化物密封层有效地将光学光刻分辨率极限与物理金属蚀刻耐用性要求解耦。该方法的作用类似于先进的侧壁或间隔层转移技术，利用沉积介电材料的结构稳定性来增强纳米级特征的最终图形化保真度。

[高] 薄膜剥离与分层：由低温沉积氧化物与下方金属栅极堆叠之间过大的残余热应力引起。如果未从结构上优化射频（RF）功率和压力等沉积参数，由此产生的机械应力失配会导致氧化层开裂或从金属表面剥离 （工程实践）。
[中] 硬掩模厚度不足（刻蚀选择比差）：如果沉积的氧化层过薄，硬掩模会在下方金属栅极刻蚀顺利完成前被完全消耗。这种失效机制使金属栅极的顶表面暴露在刻蚀等离子体中，导致最终器件出现局部尖端腐蚀或严重的临界尺寸（CD）损失。
[中] 光学 ARC 特性不良：等离子体沉积过程中化学前驱体气体比例的变化，可能无意中改变所得氧化膜的折射率和消光系数 （工程实践）。这种材料偏差会导致后续光刻步骤中的光学反射增加，从而在光刻胶中产生驻波，导致图案保真度下降或过度的线边缘粗糙度。
[低] 颗粒污染导致的微掩模效应：在低温 CVD 沉积过程中，不希望出现的气相成核会产生微小的氧化硅颗粒并沉积在晶圆表面。这些颗粒在随后的各向异性氧化物刻蚀过程中起到局部微掩模的作用，将不希望出现的柱状缺陷转移到栅极金属层中，并可能导致电气或光学短路。

类似于用于稳定金属缺陷的保护性介电封装机制，沉积连续的氧化硅层能稳固地封装底层材料。

[高] 薄膜剥离与分层：由低温沉积氧化物与下方金属栅极堆叠之间过大的残余热应力引起。如果未从结构上优化射频（RF）功率和压力等沉积参数，由此产生的机械应力失配会导致氧化层开裂或从金属表面剥离 （工程实践）。
[中] 硬掩模厚度不足（刻蚀选择比差）：如果沉积的氧化层过薄，硬掩模会在下方金属栅极刻蚀顺利完成前被完全消耗。这种失效机制使金属栅极的顶表面暴露在刻蚀等离子体中，导致最终器件出现局部尖端腐蚀或严重的临界尺寸（CD）损失。
[中] 光学 ARC 特性不良：等离子体沉积过程中化学前驱体气体比例的变化，可能无意中改变所得氧化膜的折射率和消光系数 （工程实践）。这种材料偏差会导致后续光刻步骤中的光学反射增加，从而在光刻胶中产生驻波，导致图案保真度下降或过度的线边缘粗糙度。
[低] 颗粒污染导致的微掩模效应：在低温 CVD 沉积过程中，不希望出现的气相成核会产生微小的氧化硅颗粒并沉积在晶圆表面。这些颗粒在随后的各向异性氧化物刻蚀过程中起到局部微掩模的作用，将不希望出现的柱状缺陷转移到栅极金属层中，并可能导致电气或光学短路。

40nm BSI CMOS Image Sensor预览

工艺截面图

本步要点

原理展开

风险与挑战

40nm BSI CMOS Image Sensor预览

工艺截面图

本步要点

原理展开

风险与挑战