40nm BSI CMOS Image Sensor预览

与随后沉积以构建渐变折射率分布或提供交错刻蚀选择比的Optical Pad 2和Optical Pad 3不同，Pad 1直接与下方的金属化层和硅接触 [A1]。这就要求该薄膜具有优异的附着力并充当应力缓冲层，类似于浅沟槽隔离方案中在氮化硅沉积之前使用衬垫氧化物（pad oxide）缓冲应力的方式 [P2]。该首层光学衬垫的沉积通常采用等离子体增强化学气相沉积（PECVD）或原子层沉积（ALD），以确保高薄膜密度和共形台阶覆盖率 [A1]。在PECVD过程中，反应气体被电离成等离子体状态，降低了化学反应在较低衬底温度下进行所需的活化能 （工程实践）。这种低温处理对于防止原有W/TiN栅格结构的热退化至关重要，因为过高的热预算会导致结构不稳定 [P1]。如果使用ALD，该工艺依赖于自限制表面反应来实现高度共形的生长，即使在复杂的拓扑结构上也能确保超过90%的台阶覆盖率 [A1]。该沉积薄膜的结构完整性决定了其在后续光刻和反应离子刻蚀步骤中的稳健性 [A1]。此外，管理沉积薄膜的内应力对于防止晶圆翘曲至关重要，这一原理类似于在深沟槽结构上沉积厚氧化物时的应用 [P1]。Optical Pad 1的材料选择需要平衡光学特性（如折射率）与机械耐久性和刻蚀选择比 [A1]。氮化硅（SiNx）或氮氧化硅常被选用，因为它们能针对深硅刻蚀提供强大的掩模能力，同时具备可调的光学透过率 [P2]。正如改变PECVD SiNx的沉积参数会影响其钝化质量一样 [P3]，在Pad 1沉积过程中调节前驱体气体比例、RF功率和腔室压力，可以直接调节薄膜的化学计量比和折射率 （工程实践）。氮硅比的增加通常会改变介质的能带结构，这会影响光学吸收和电学漏电特性 [T1]。此外，精确控制沉积速率和温度可防止空洞或薄弱接缝的形成，这些是填充或覆盖高深宽比结构时常见的失效点 [A2]。在40nm节点，BSI CIS像素的物理尺寸接近可见光波长，使得光学衬垫层的精确厚度和均匀性对光学干涉效应高度敏感 [P1]。随着器件尺寸缩小导致可用尺寸公差减小 [T2]，光学衬垫堆栈必须同时满足严格的光学反射约束，并承受严苛的高深宽比沟槽刻蚀 （工程实践）。将光学衬垫分为多个独立的沉积步骤（Pad 1、Pad 2和Pad 3），为独立优化纳米级栅格上的界面应力、刻蚀选择比和抗反射特性提供了必要的自由度 [A1]。