40nm BSI CMOS Image Sensor预览

id），从而为每个下方的光电二极管定义精确的光学窗口 [A2]。这与之前的阻挡层（仅用于防止金属扩散并增强附着力）以及随后的氧化物密封层（用于封装栅格以防止氧化并辅助后续光刻）有着显著区别 [P1]。它也不同于下方的垂直栅格，后者通常涉及填充深沟槽以实现横向电气和光学隔离，而本步骤则形成了水平平面光圈网络 （工程实践）。光圈栅格的沉积通常利用物理气相沉积（PVD）或化学气相沉积（CVD）来形成致密的不透明金属薄膜 （工程实践）。对于钨等金属，CVD 依赖于晶圆表面金属卤化物的氢还原反应，该过程受表面吸附和热激活化学反应控制 （工程实践）。或者，PVD 依赖于高能等离子体离子轰击金属靶材所产生的动量传递，将原子溅射出来并沉积在基底上 （工程实践）。此处的基本物理要求是最大化可见光和近红外光谱范围内的光学消光系数，以确保在非光圈区域实现完全的光子阻挡 [A2]。类似于显示技术中使用遮光和吸收层来抑制寄生漏光 [A2]，该金属栅格层起到了宏观光学屏障的作用。薄膜的晶体微观结构和密度直接决定了其光学趋肤深度，确保入射电磁波通过金属中的自由载流子吸收被迅速衰减 [A2]。由于钨或特种铝合金具有出色的不透明度、低光学透过率以及与后续高分辨率干法刻蚀的兼容性，因此在该步骤中受到高度青睐 （工程实践）。尤其是钨，其热膨胀系数低且热稳定性高，可最大限度地减少减薄 BSI 基底上因应力导致的晶圆翘曲 [A1]。在沉积过程中，必须仔细平衡腔体压力、等离子体功率或前驱体流量等关键参数，以控制薄膜应力并最大限度地降低表面粗糙度 （工程实践）。高表面粗糙度会导致入射光的漫反射，这会削弱栅格的定向导光功能并加剧串扰 [P2]。此外，沉积薄膜中的残余本征应力必须通过调节 PVD 中的离子轰击能量或 CVD 中的温度进行调整，以防止从下方的阻挡层上分层剥离 [P1]。在 40nm BSI CIS 技术中，像素间距缩小至 微米尺度 及以下，光学堆叠的长宽比变得异常关键 [P2]。必须尽可能减小光圈栅格的厚度，以降低总焦深并提高倾斜光线的接收角度 [P2]。然而，减薄金属本身会降低其总光密度；因此，沉积工艺必须在不引入空洞或高浓度杂质的情况下实现接近块体材料的密度 [P2]。严格控制沉积均匀性是绝对必要的，因为任何厚度变化都会直接导致传感阵列中各像素的遮光能力和灵敏度不均匀 [A2]。