40nm BSI CMOS Image Sensor预览

种特定的 MET2 沉积工艺与后续层不同，因为它必须共形覆盖中间层的双大马士革结构，与上层较厚的全局金属布线层相比，这些结构通常具有更紧密的间距和更高的深宽比 [P2]。基于 Ta 的衬层的核心物理机制在于阻断铜导体与周围介质之间的固态扩散路径 [P1]。通常，衬层由双层结构组成：直接沉积在介质上的氮化钽 (TaN) 层，以及随后的金属钽 (Ta) 层 [P2]。TaN 层能有效阻挡铜扩散，因为其致密且化学性质稳定的微观结构缺乏快速连续的扩散通道，迫使铜原子在迁移时必须克服极高的活化能势垒 [P1]。随后沉积的 Ta 层是必需的，因为铜在大多数材料（包括 TaN）上的粘附性较弱，而金属 Ta 提供了高表面能界面，可显著提高铜的润湿性和界面结合力 [P4]。扩散阻挡层的有效性在很大程度上取决于薄膜的结构连续性和相组成，这些因素决定了铜的传输是通过较慢的晶格扩散还是较快的晶界扩散发生 [P1]。选择 Ta 和 TaN 而非其他难熔金属，是基于它们优异的热力学稳定性和在铜大马士革工艺流程中经过验证的集成可靠性 [P3]。物理气相沉积 (PVD) 由于其高纯度和优异的薄膜致密性，通常被用于沉积这些初始层 [A3]。然而，由于 PVD 是一种视线型（line-of-sight）工艺，在极窄的沟槽和通孔中难以实现完全的共形覆盖，有时会导致特征侧壁出现局部变薄 [P4]。为解决这一问题，可以采用先进的电离 PVD 或原子层沉积 (ALD) 技术；其中，ALD 利用自限制表面反应，无需阴影效应即可实现原子级的厚度控制和完全的共形性 [P4]。在沉积过程中，等离子体功率、衬底偏压和氮气流量比等参数受到严格控制，以调节 TaN 的化学计量比和 Ta 的晶相，这些因素共同决定了阻挡层的完整性和最终的薄层电阻 [P1]。在 纳米尺度 技术节点，互连线微缩对基于 Ta 的衬层提出了严峻的体积挑战 [P2]。由于 TaN/Ta 双层的电阻率远高于铜，衬层所占用的任何体积都会直接减小主要铜导体的横截面积 [P2]。如果衬层沉积过厚，会极大地增加有效导线电阻，并降低整体互连线的 RC 性能 [P2]。相反，厚度也不能随意减小，因为超薄的传统双层结构在器件生命周期内会失去可靠阻挡铜扩散至 IMD 的能力 [P2]。因此，该沉积步骤必须实现一种经过优化的超薄连续薄膜，以平衡低电阻和高扩散阻挡可靠性之间相互竞争的物理要求 [P1]。