40nm BSI CMOS Image Sensor预览

Cu Seed deposition

173/ 417

Metal 2 Cu deposition

Cu CMP
168METAL 2 TRENCH - Photo169ILD 1-2 Oxide Etch170Ashing & Strip/Clean171Ta-based liner deposition172Cu Seed deposition173Metal 2 Cu deposition174Cu CMP175Ta-based liner CMP176Post CMP Cleaning177ILD 2-1 Deposition178ILD 2-2 Deposition179Pre Litho Cleaning180VIA 2 - Photo181ILD 2-2 Oxide Etch182ILD 2-1 SiCN Etch183Ashing & Strip/Clean

工艺截面图

MET2 · Cu ElectrofillIO/HV gate ox (SiO2; relative thickness shown schematically; IO device not shown in this cross-section)TiSi (low-temp anneal)n- LDD (31P+, self-aligned)P-pinning (11B+)P+ VSS contact (11B+)FD node (31P+)VT adjust (11B+, periphery channel)SiO2 liner (SACVD)SiO2 (SACVD bulk fill)n+ S/D (31P+)n+ N-well contact (31P+)p+ surface passivation (10B+)Liner SiO2 (RTP thermal)P-well (pixel array, 11B+)P-well (periphery, 11B+)PD N-well (31P+)N-well (periphery, 31P+)SiP-well (implanted region)CuSiO2CESLPMD 5 (SiO2)TaPMD 4 (SiO2)MET0 (W)PMD 3 (SiO2 · CMP overburden)W (contact fill)PMD 2 (SiO2 · body segment)TiN (barrier)Ti (adhesion)Ti/TiN linerPMD 1 (SiO2 · bottom segment)CESL 2 (SiNO)SiNCESL 1 (SiN)PolySWS pad ox (SiO2, PECVD)gate ox (SiO2, thermal)

本步要点

通过晶圆旋转和流体流动对电解液流体动力学进行精确控制,可确保稳定的边界层,防止晶圆表面出现不均匀的电流分布 。

原理展开

Metal 2 (M2) Cu 沉积步骤是一项关键的后段工艺(BEOL)金属化制程,旨在 40nm CMOS 图像传感器架构中形成第二层导电互连 。在通过物理气相沉积(PVD)形成 Ta 基扩散阻挡层和共形 Cu 晶种层后,该步骤利用电镀工艺完全填充介质层中定义的深宽比(high-aspect-ratio)通孔和沟槽 。由于与传统的铝互连相比,铜具有更低的电阻和更优异的电迁移性能,因此被广泛用于这些中间布线层 。与作为器件源极/漏极区域高度耐高温局部接触

的 Metal 0 W 沉积不同,M2 布线提供中间层的信号传输,并为随后的 Metal 3 和 Metal 4 等较厚的全局布线层提供结构基础 。此外,该步骤直接为后续的化学机械平坦化(CMP)模块做好了准备,该模块依赖于连续且均匀沉积的块状 Cu 覆盖层(overburden)来平坦化互连结构 。

驱动此步骤的核心物理机制是受法拉第电解定律和阴极表面电荷转移动力学控制的电化学沉积 。由于 Cu 电沉积在活片进入电镀槽的瞬间就开始了,液-固界面立即进入由瞬态扩散和吸附过程表征的非平衡状态 。为了在纳米级双大马士革(dual-damascene)结构中实现无空洞的自下而上填充,电镀槽采用了多组分有机添加剂系统,包括抑制剂(通常为聚乙二醇,PEG)、促进剂(通常为双(3-磺丙基)二硫化物,SPS)以及氯离子 。在短时间尺度上,这些添加剂的输运和吸附受到通孔几何形状的限制,从而产生了空间浓度梯度 。这种受几何形状约束的瞬态扩散导致通孔底部的抑制剂覆盖率较低,且促进剂相对富集,从而在局部加速了 Cu²⁺ 离子的还原并触发了自下而上的生长 。随着沟槽填充及局部有效面积的缩小,促进剂和抑制剂之间较长时间尺度的相互作用放大了顶部与底部之间的沉积速率差异,从而稳定了优先的自下而上生长,直至结构被完全密封 。相比于物理气相沉积(PVD)或化学气相沉积(CVD),电镀被选为块状 Cu 填充工艺,是因为它独特地实现了这种化学调控的自下而上生长,这对于防止高深宽比结构中的“夹断”(pinch-off)和空洞形成至关重要 。

Cu 必须通过前序的 Ta 基衬里与周围的硅和层间介质完全隔离,因为裸露的 Cu 会迅速扩散穿过氧化物,并作为污染源破坏器件功能 。沉积过程的动力学对施加的电流波形、添加剂浓度和电镀槽温度高度敏感,这些因素相互作用以调节质量输运和界面浓度梯度 。例如,增加电镀电流密度会加快全局还原速率,但存在在自下而上填充完成前耗尽通孔内局部 Cu²⁺ 浓度的风险 。同时,通过晶圆旋转和流体流动对电解液流体动力学进行精确控制,可确保稳定的边界层,防止晶圆表面出现不均匀的电流分布 。

在 纳米尺度 技术节点,M2 沟槽和通孔的尺寸带来了严峻的微缩挑战,特别是电子在界面和晶界处的散射影响日益显著 。随着互连间距的减小,高阻抗 Ta 基阻挡层所占的横截面积比例增加,从而有效地减少了高导电性 Cu 块体可用的体积 。因此,必须严格优化控制自下而上填充的瞬态扩散模型,因为稳态扩散假设已不足以解释 纳米尺度 以下结构动态的形态演变 。所形成的电镀膜也必须针对后续的热处理步骤进行优化,以驱动原子重排并降低杂质含量,从而降低 Cu 互连的最终电阻率,以减轻先进逻辑和传感器设计中固有的 RC 延迟 。

风险与挑战

  • [高] 互连中的空洞或缝隙:如果抑制剂(PEG)的瞬态扩散过快,或加速剂(SPS)未能富集在通孔底部,共形沉积的速度会超过自底向上的填充速度,导致沟槽顶部过早夹断并留下内部空洞 。
  • [中] 籽晶层溶解:电镀电解液的酸性可能会在阴极保护电流完全建立之前化学蚀刻超薄的 Cu 籽晶层,从而破坏电化学回路并阻碍均匀的自底向上生长 。
  • [中] 互连电阻率升高:添加剂比例不当或沉积动力学不佳可能导致沉积膜中掺入过多的有机杂质(C、O、S)以及晶粒尺寸过小,从而增加电子散射并提高互连电阻率 。
  • [低] 铜扩散与介质击穿:如果沉积的 Cu 覆盖层产生的物理应力超过了底层 Ta 基阻挡层的机械极限,或者阻挡层受损,Cu 离子可能会在器件运行期间扩散到相邻的介质中,导致过早发生与时间相关的介质击穿 。

登录后继续阅读全部 417 步

邮箱注册已有账号登录

相关步骤

  • METAL 2 TRENCH - Photo
  • ILD 1-2 Oxide Etch
  • Ashing & Strip/Clean
  • Ta-based liner deposition
  • Cu Seed deposition
  • Cu CMP