40nm BSI CMOS Image Sensor预览

化布线密度并最大限度地减少互连 RC 延迟 [P1]。此步骤的主要目标是在预先存在的通孔正上方的光刻胶中形成沟槽开口，从而为后续的 ILD 沟槽刻蚀制备晶圆 [A1]。

该步骤的物理机制依赖于光学光刻，其理论分辨率极限受瑞利判据（Rayleigh criterion）支配，该判据关联了曝光波长和数值孔径 [T1]。由于下层刻蚀的通孔呈现出显著的表面形貌，必须首先旋涂牺牲性填隙材料或底部抗反射涂层（BARC）以填充通孔并平坦化表面 [A1]。这种填隙处理在数学和物理上对于产生高度平坦的表面至关重要，可确保后续涂覆的光刻胶层在整个晶圆上保持均匀的厚度 [P2]。在光学曝光过程中，光线穿过光掩模发生化学反应以改变光刻胶性质，但必须使用先进的光学邻近校正（OPC）技术来抵消光学干涉带来的系统性畸变 [T2]。曝光后，显影工艺会去除光刻胶的可溶部分，留下一个精确对准在已填充通孔上方的物理沟槽掩模 [A1]。

采用通孔优先集成方法是因为它最大限度地减少了因在预先存在的沟槽中刻蚀深通孔而导致的复杂缺陷传播 [P2]。然而，新图案化的沟槽与底层通孔之间的物理套刻精度至关重要；失准会导致通孔倒角（via chamfering），从而引入更高的寄生电容和短路风险 [A1]。此外，图案化沟槽的关键尺寸（CD）决定了最终的铜体积，必须与周围的 low-k 介电层进行仔细的协同优化，以平衡电阻与线间电容 [P1]。如果图案化的沟槽过窄，导致截面积减小，将会加速金属原子的定向扩散，并由于局部电流密度升高而导致早期电迁移（EM）失效 [P3]。

对于 40nm CMOS 图像传感器技术，互连间距需要严格的套刻控制，尽管它避免了 纳米尺度 以下节点中常见的极度复杂的双重图案化工艺 [P1]。必须精确设计光刻胶化学性质和填隙材料，以承受毛细力并防止图案坍塌，这是主要的系统性成品率限制机制 [P2]。最终，在此光刻步骤中对表面平坦度和 CD 的严格控制，可防止在随后的 low-k 介电层刻蚀和铜金属化模块中出现缺陷放大 [P2]。