由于深宽比相关刻蚀 (ARDE) 或 RIE-lag 可能导致密集阵列中的金属清除不完全,因此需要严格控制 W 刻蚀轮廓 [P2]。
40nm BSI CMOS 图像传感器 MET0 模块中的 W 刻蚀步骤紧随光刻图案化工艺之后,负责定义第一层局部互连结构 [A1]。由于具有优异的台阶覆盖率和抗电迁移能力,钨在集成电路中被广泛用作金属互连材料和扩散阻挡层 [A1]。在此特定工艺流程中,晶圆上已沉积了一层毯式 CVD W 薄膜,且 Metal 0 光刻胶掩模定义了所需的电路布局 [P1]。
登录后继续阅读全部 417 步
免费注册