40nm BSI CMOS Image Sensor预览

N Photocathode IIPX 离子注入模块准备晶圆，确保 N 型掺杂剂仅引入指定的感光区域，从而形成电荷存储节点 [A2]。此处实现的精确几何定义直接决定了光电二极管的最终体积，该体积限定了像素在达到饱和前所能存储的最大光电子数量 [P2]。

其物理机制依赖于通过带图案的掩模版（Reticle）将紫外光照射到光敏聚合物抗蚀剂上，随后通过化学显影去除特定区域 [A1]。这种光学图案转移的分辨率极限遵循瑞利判据（Rayleigh criterion），与光刻系统的数值孔径（Numerical Aperture）成反比 [T1]。至关重要的是，剩余的光刻胶必须具备足够的厚度和结构完整性，以便在随后的高能 N 型离子注入过程中充当有效的阻挡掩模 [T1]。通过阻挡未曝光区域的掺杂剂，图案化的光刻胶确保注入仅严格限制在预期的光电二极管体积内，从而建立起主要取决于局部掺杂浓度梯度的稳定内建电势 [A2]。此外，该光刻胶边界的精确横向位置决定了所得 p-n 结横向耗尽区的终止位置 [T2]。

该步骤的材料和方法选择高度侧重于套刻（Overlay）能力和轮廓保真度，利用先进的光学计量传感器将晶圆相对于先前图案化的层进行对准 [P3]。精确的对准是必须的，因为 N-photocathode 必须相对于传输栅（Transfer Gate）进行完美定位，以确保在电荷转移过程中形成平滑、单调的静电势梯度 [A2]。为了抵消在密集像素阵列边缘附近产生的光学干涉和衍射效应，掩模数据需严格应用光学邻近修正（OPC）[T3]。根据特定的明场或暗场掩模版设计，可选择负胶或正胶，以优化工艺宽容度（Process Latitude）并最大程度地减少互连变细或边界畸变 [A1]。

在 纳米尺度 技术节点，高度缩小的像素间距对边缘放置误差（EPE）和关键尺寸（CD）均匀性提出了极高的限制 [T3]。缩小的尺寸要求采用高数值孔径（Hyper-NA）光刻技术，以便在不合并相邻像素的情况下分辨出光电阴极的边界 [P3]。此光刻步骤的精度至关重要，因为图案化面积的变化会直接改变 3D 势阱容量，从而从根本上影响图像传感器的满阱容量（Full-well Capacity）和输入参考转换增益（Input-referred Conversion Gain）[P2]。此外，严格的 CD 控制可减轻 p-n 结边界处局部高电场热点的形成，有效抑制否则会降低弱光性能的产生-复合暗电流 [P2]。