40nm BSI CMOS Image Sensor预览

步骤为后续形成钉扎层的低能离子注入做好了准备，直接决定了有源光电探测器的物理边界 [T2]。

PPD 的物理机制依赖于在 n 型光电二极管区域的表面引入重掺杂的 p+ 层，以将 Si-SiO₂ 界面处的费米能级固定在价带附近 [P1]。这种高表面空穴浓度确保了 Si-SiO₂ 界面态因缺乏电子而处于被抑制状态，从根本上抑制了由这些缺陷产生的暗电流和随机热噪声 [P1]。此外，该表面 p+ 层中陡峭的掺杂浓度分布对于终止源自氧化物中固定电荷的电场线是必要的 [P2]。光刻胶图案必须准确定义该区域，以便随后的注入过程遵循预期的掺杂高斯空间分布，从而确保表面电势严格钉扎在光电二极管边界内 [T2]。

该步骤的材料和方法选择涉及选择具有最佳厚度和分辨率能力的光刻胶，这受瑞利衍射极限的控制 [T2]。光刻胶必须足够厚，以便作为后续 p 型离子注入的完全阻挡掩模，防止受保护的 N 型 FD 和沟道区域出现反向掺杂 [P2]。相反，光刻胶不能过厚，因为这会影响关键尺寸 (CD) 控制，并增加在高度缩小的间距下发生图案倒塌的风险 （工程实践）。在此光刻步骤中，对准偏差或不良的 CD 控制会改变重掺杂 p+ 层与 TG 之间的空间关系，过高的局部电场可能会增加平均暗电流并产生“白点”瑕疵 [P1]。

在 纳米尺度 背照式 (BSI) CMOS 图像传感器工艺中，像素尺寸被大幅缩小，使得钉扎注入掩模与传输栅极之间的套刻精度要求极其严格 [A1]。尽管 BSI 传感器中的主要光学照明是从减薄后的背面进入 [P1]，但正面的 p+ 钉扎层对于建立耗尽边界和钝化正面 Si-SiO₂ 界面仍然至关重要 [P1]。40nm 节点处的高精度光刻确保了 P-Pinning 边界与 TG 完全对齐，从而使电荷能够从亚表面存储阱完全转移至 FD，而不会将载流子捕获在不必要的势阱中 [P1]。