40nm BSI CMOS Image Sensor预览

挡掩模，确保N型掺杂剂不会污染相邻的P-Well或像素核心区域 [T1]。光刻工艺始于在晶圆上涂布紫外敏感光刻胶 [T1]。在使用光掩模进行曝光期间，正胶中的光活性化合物发生化学反应，分解溶解抑制剂，使曝光区域在显影液中具有高溶解性 [T1]。最小可分辨特征尺寸由瑞利判据（Rayleigh criterion）决定，该判据取决于曝光波长和透镜系统的数值孔径（numerical aperture）[T1]。由于外围逻辑需要高密度器件排列，光刻必须精确定义阱边缘，以控制最终的PN结位置并防止横向间距重叠 [A2]。此外，光刻胶厚度的设计至关重要，必须超过入射高能离子的投影射程（projected range）和射程畸变（range straggle）[T1]。该厚度确保光刻胶能完全吸收注入离子的动能，使下方的衬底免受非预期的注入影响 [A1]。在此步骤中，通常选用化学放大胶（chemically amplified resist）以实现先进逻辑电路所需的高分辨率 [P2]。然而，在高分辨率下保持结构完整性会引入物理性能权衡；高深宽比的光刻胶线条在湿法显影的干燥阶段易受毛细管力影响而发生图案坍塌 [P2]。为了减轻线边缘粗糙度（LER）以及由相邻密集图案的光学干涉引起的系统性偏差，需在光掩模上应用光学邻近校正（OPC）[T2]。光刻胶还必须具备足够的机械刚度和化学稳定性，以承受后续离子注入的物理轰击而不发生流动 （工程实践）。在40nm CMOS图像传感器中，外围逻辑电路以高速和低功耗运行，以处理快速的模数转换 （工程实践）。为了抑制亚阈值漏电流（该电流随先进节点阈值电压的降低而呈指数级增长），精确对准的阱掺杂分布至关重要 [T2]。所得的N-well通常采用逆向沟道掺杂分布（retrograde channel doping profile），以在优化沟道迁移率的同时防止穿通效应 [T3]。实现这种精确的掺杂对准完全依赖于此光刻步骤的尺寸保真度，因为光刻失调会导致阱边缘不对称，并严重降低器件击穿电压 [A2]。