随着器件尺寸不断缩小,经典的缩放定律要求高精度的图形转移,以维持高密度封装结构的功能性 。
在纳米尺度背照式(BSI)CMOS图像传感器的集成流程中,该特定的氧化层刻蚀步骤是在光刻前清洗(Pre-Litho Cleaning)、对准标记光刻(Alignment Marker Photo)以及氮化物刻蚀(Nitride Etch)模块之后立即执行的 。其主要目的是将光刻定义好的对准标记图案转移至氧化层中,从而在晶圆内形成永久且高对比度的形貌特征 。这些标记对于确保后续所有光刻步骤(尤其是紧随其后的前深槽隔离(F_DTI)图案化步骤)的精确套刻对准至关重要 (工程实践)。与用于定义纳米级电子器件尺寸的垫氧化层(Pad Oxide)或层间介质(PMD Oxide)刻蚀等后期步骤特定的刻蚀工艺不同,该对准标记氧化层刻蚀优先考虑的是形成高度均匀、宏观的台阶高度,并保持严格垂直的侧壁剖面,以最大限度地提高光刻扫描仪光学对准系统的信噪比 。该工艺物理上通过反应离子刻蚀(RIE)或电感耦合等离子体(ICP)系统运行,利用活性自由基和定向加速的离子来实现高选择性和各向异性的材料去除 。在这种低压放电等离子体中,中性氟碳自由基通过与Si-O键反应形成挥发性副产物,在化学反应中占据主导地位,从而决定了基础刻蚀速率 。与此同时,带电离子从外加电场中获得定向动能,物理轰击水平刻蚀前沿以打断化学键并清除反应副产物,同时抑制横向刻蚀以形成垂直剖面 。其基本物理原理依赖于这种协同的离子-化学相互作用,其中等离子体源的高离子密度确保了氧化层的快速去除,而精心管理的化学气体成分则决定了表面反应 。该步骤专门选用氟碳气体混合物(如CF4或CHF3,可选混合CH4或H2),以平衡连续氧化层刻蚀与保护性聚合物沉积之间的竞争机制 。当氟自由基主动刻蚀SiO2的同时,氟碳自由基(CFx)在非含氧表面(如光刻胶掩模和已刻蚀的侧壁)上同步沉积一层富碳聚合物薄膜 。这种表面聚合作用最大限度地减少了掩模侵蚀并防止了侧壁横向刻蚀,显著提高了整体刻蚀选择比和各向异性 。此外,通过严格控制气体停留时间和射频(RF)偏置功率等工艺参数来调节自由基解离速率和离子轰击能量,从而防止不同宽度特征中出现不良的RIE-lag效应 。对于40nm节点技术而言,对准容差极其严格,因为对准标记剖面的任何微小偏差都可能直接导致套刻误差,从而严重影响像素阵列与滤色片及微透镜之间的精确对准 (工程实践)。随着器件尺寸不断缩小,经典的缩放定律要求高精度的图形转移,以维持高密度封装结构的功能性 。因此,在该等离子体刻蚀过程中采用先进过程控制(APC)系统,以确保对准标记的临界尺寸(CD)和侧壁角度在整片晶圆上严格保持在规格范围内,从而确保后续深槽隔离工艺的可靠集成 。
[高] 对准标记轮廓不对称性:等离子体刻蚀过程中聚合物沉积不均匀或离子轰击角度倾斜,会导致标记侧壁出现斜坡或不对称 。这种物理不对称性会改变光刻设备读取的光学衍射信号,直接导致后续关键掩模步骤中的套刻对准偏移 (工程实践)。
[中] RIE Lag 与深宽比相关刻蚀(ARDE):不同对准标记几何开口区域的差异,由于自由基输运受限和离子阴影效应,会导致较窄特征的刻蚀速率低于较宽特征 。这种跨不同对准目标的不均匀刻蚀深度降低了光学信号的一致性,并增加了标记检测的复杂性 。
[中] 选择比不足与掩模侵蚀:过高的等离子体解离程度会抑制保护性富碳聚合物膜的形成,从而大幅降低氧化物与光刻胶或氮化物掩模之间的刻蚀选择比 。如果掩模层被完全消耗,下层特征将遭受严重的表面粗糙化和关键尺寸(CD)损失 。
[低] 等离子体损伤与微沟槽(Micro-trenching):维持垂直侧壁轮廓所需的高离子轰击动能,可能导致局部电荷积累,并增强刻蚀沟槽底角的物理溅射效应 。尽管微沟槽在对准标记中的电学危害小于有源器件区域,但它会产生局部应力集中,并在随后的湿法清洗和硬掩模沉积步骤中滞留残留物 (工程实践)。
Selective and deep plasma etching of SiO2: Comparison between different fluorocarbon gases (CF4, C2F6, CHF3) mixed with CH4 or H2 and influence of the residence time
2002
A maskless etching technique for fabrication of 3D MEMS structures in SOI CMOS devices
2018
Post-CMOS processing challenges and design developments of CMOS-MEMS microheaters for local CNT synthesis
2023
Developments of Plasma Etching Technology for Fabricating Semiconductor Devices
2008
Physics of Semiconductor Devices - Full
2006
Modern Semiconductor Devices for Integrated Circuits - MOSFETs in ICs
2010
Semiconductor circuit with selective backside power and ground distribution and maximum area decoupling capacitors
2023
Signal routing path using free backside wires
2023