40nm BSI CMOS Image Sensor预览

W Etch

364/ 417

TiN Etch

Ashing & Strip/Clean
346Optical Pad 3 Deposition347Optical Pad 3 CMP348Post CMP Cleaning349Pre Litho Cleaning350Mid Vertical Grid Trench - Photo351Optical Pad 3 Etch352Lower OCL Coating Etch353Lower OCL Etch354Optical Pad 2 Etch355Ashing & Strip/Clean356Mid Vertical Grid Deposition357W CMP358Post CMP Cleaning359Upper Vertical Grid Barrier Deposition360Upper Vertical Grid Deposition361Pre Litho Cleaning362Upper Vertical Grid - Photo363W Etch364TiN Etch365Ashing & Strip/Clean366Upper Grid Seal Layer Deposition367Pre Litho Cleaning

工艺截面图

ISP WaferCIS Wafer · BacksideLS_GRID · L40 · TiN EtchTaOAlOP+ implanted regionSiCESLSiO2CuTaAlOptical Pad 3Lower OCLSiNSiONOptical Pad 1Grid SealWTiNBPMD

本步要点

选择基于氯的化学气体而非氟基替代方案的根本原因在于,F基等离子体倾向于形成低蒸汽压的TiF3或TiFx化合物,这些化合物表现为碳氟聚合物,会严重抑制刻蚀速率 。

原理展开

在纳米尺度背照式(BSI)CMOS图像传感器的LS_GRID(光屏蔽栅格)模块中,金属栅格在物理上隔离了相邻像素,以抑制光学和电学串扰*(工程实践)。在此步骤之前,通常采用钨(W)作为主栅格金属,并通过W Etch工艺完成了图形化(工程实践)*。底层的氮化钛(TiN)薄膜具有20-25 µΩ·cm的低电阻率,起到粘附层和扩散阻挡层的作用,并暴露在沟槽底部 。如果连续的TiN层未被完全去除,由于其高导电性,它会在像素阵

列中形成电学短路 。在此完全去除步骤之后,随后的Ashing & Strip/Clean步骤必须清除残留的光刻胶和含卤素的刻蚀聚合物,因为残留的活性物质在接触洁净室环境中的湿气时会形成有害缺陷 。

TiN的干法刻蚀是通过电感耦合等离子体(ICP)中的离子增强表面化学反应机制进行的 。仅使用氩气等惰性气体进行物理溅射对于去除TiN而言效率极低,因此必须引入活性卤素物质以实现实际的刻蚀速率 。主要使用基于氯的化学气体(如Cl2/Ar混合气),因为解离出的Cl自由基与TiN表面反应生成TiCl4,这是一种沸点仅为136.5 °C的挥发性副产物,极易脱附进入气相 。高能氩离子轰击表面以断开强Ti-N键,提供维持化学主导型、高各向异性刻蚀所需的物理活化能 。选择基于氯的化学气体而非氟基替代方案的根本原因在于,F基等离子体倾向于形成低蒸汽压的TiF3或TiFx化合物,这些化合物表现为碳氟聚合物,会严重抑制刻蚀速率 。通过利用Cl2/Ar,该工艺避免了大量聚合物沉积,并实现了对高密度阵列至关重要的垂直侧壁轮廓 。

为了控制横向刻蚀并防止各向同性的侧向掏蚀,通过调节N2气体流量来改变等离子体化学性质,从而在特征侧壁上形成保护性的非挥发性钝化层(如Ti-Cl-N) 。这些进气气体的精确比例直接决定了垂直物理溅射与侧壁化学钝化之间的平衡,进而决定了栅格结构的最终锥度 。在40nm节点,像素栅格的高深宽比要求对底层电介质具有极高的刻蚀选择比,以防止不受控制的漏电流并保持隔离完整性 。经过优化的Cl2/Ar/N2 ICP工艺可以实现约50:1的TiN对SiO2刻蚀选择比,这对于在不发生严重电介质损耗的情况下保持底层结构形貌至关重要 。

此外,激进的氯基RIE可能会引起物理晶格损伤并引入界面缺陷态,这些缺陷态会充当局部双能级系统(TLS)电荷陷阱 。由于高密度卤素等离子体易于沿微观晶界扩散并导致底层互连结构的化学腐蚀,因此必须严格限制过刻蚀时间 。对刻蚀方向性的精确控制可防止不对称轮廓,因为不对称轮廓会降低亚波长栅格结构的几何均匀性和光学性能 。

风险与挑战

  • [高] 导电侧壁残留物:在 N2 流量不足或等离子体化学成分不佳的情况下,非挥发性副产物会形成并沉积在 TiN 侧壁上 。这些残留物会形成一层绝缘或弱导电层,在蚀刻后清洗过程中难以去除,可能导致漏电或界面介电损耗增加 。

  • [中] 轮廓锥度与 CD 损失:引入重钝化气体(如 BCl3)或过量的聚合剂会导致非挥发性化合物(例如 BOxNy)大量堆积在特征侧壁上 。这种过度的钝化作用会不均匀地抑制横向蚀刻,使理想的垂直轮廓转变为过度锥形的结构,并减少栅格的有效光学遮挡体积 。

  • [中] 衬底损伤与缺陷态产生:基于卤素的反应离子蚀刻(特别是使用 Cl2 时,其衬底蚀刻速率可能与目标材料相当)会对下层的硅或电介质表面造成严重的物理轰击损伤 。这种损伤表现为两能级系统(TLS)缺陷和电荷陷阱密度增加,从而可能降低相邻隔离区域的电学性能 。

  • [低] 卤素扩散与界面腐蚀:等离子体中产生的卤素自由基(Cl、F)具有很高的化学活性,在长时间过蚀刻过程中,它们能沿界面微通道或结构柱状晶界快速扩散 。这种扩散使卤素能够到达下方敏感的金属层,诱发化学腐蚀或应力集中,从而导致阻挡层失效或产生晶须(hillock) 。

登录后继续阅读全部 417 步

邮箱注册已有账号登录

相关步骤

  • LS/Aperture Grid Barrier Deposition
  • LS/Aperture Grid Deposition
  • Oxide Grid Seal Layer Deposition
  • Pre Litho Cleaning
  • Light Shield/Aperture Grid - Photo
  • Oxide Grid Seal Layer Etch